应用于FPGA芯片时钟管理的锁相环设计实现

设计了一种嵌入于FPGA芯片的锁相环,实现了四相位时钟、倍频、半整数可编程分频、可调节相位输出功能,满足对于FPGA芯片时钟管理的要求.锁相环采用了自偏置结构,拓展了锁相环的工作范围,缩短了锁定时间,其阻尼系数以及环路带宽和工作频率的比值都仅由电容的比值决定,有效地减小了工艺、电压、温度等对电路的影响.锁相环采用0.18μm CMOS数字工艺,嵌入复旦大学自主研发的FPGA芯片FDP-Ⅱ,经过流片验证,实现了工作频率范围10~600 MHz,整体电路功耗仅为29 mW,锁定时间小于4μs,峰峰值抖动小于±145 ps.     

一种改进的用于FPGA的快速数字锁相环电路设计

设计了一种可以用于FPGA的数字锁相环的集成电路结构.传统的快速逼近设计方法因仅采用单层次的设计架构,会面临延迟单元数目与精度的矛盾,从而需要消耗大量的逻辑资源及面积.新设计创新性地采用多层次延迟链的结构,分粗、细、微调3级逐次进行延迟补偿.近似于采用多位数(这里相当于3位八进制)代替单一位数来代表延迟大小,与传统的单层次数字锁相环技术相比大大地减少了延迟链数目及设计面积,仅相当于同样工艺和设计要求下传统数字锁相环技术延迟单元数目的1/10,及面积的1/2.该结构可实现20~200 MHz频率范围并且设计精度可达到100 ps.     

基于FPGA的数字运动控制器

介绍了一种可以在FPGA上实现的直流电机控制器,主要有操作接口,反馈采样,PID运算和PWM产生等几部分构成,由于采用了光电编码器作为速度反馈转换,用PWM方式进行输出驱动,因此,不需要进行额外的A/D和D/A转换,使得整个控制器可以以纯数字的方式在单片FPGA上实现。详述了控制器的各组成部分的工作原理,并给出了采用纯数字控制的解决方法和设计上的要点。     

基于FPGA的激光测距技术研究

该文探讨了以现场可编程门阵列（FPGA）为核心的激光测距系统,通过对激光信号的编码和解码,利用激光发射控制时钟的分频和内部锁相环（PLL）倍频,实现了高频计时时钟,达到了激光测距的目的,并提高了系统的精度和稳定性。在接收方面突破普通的被动接收方式,提出了利用窗函数接收回波的主动接收方式,结合窄带滤光片的滤光效果,提高了系统的抗干扰性能。测试结果显示该激光测距系统达到了预期效果。     

一种基于FPGA快速进位链的时间数字转换电路

设计了一种基于FPGA快速进位链的时间-数字转换电路.该电路采用延迟内插技术,引入双链结构消除建立/保持时间对寄存器阵列输出结果的影响,并采用半周期平均延迟测试法,在Xilinx Virtex-4芯片上实测获得了59.19ps的分辨率.该电路采用使能控制模块将寄存器阵列输出结果的锁定时间控制在一个时钟周期内.使用FPGA Editor软件对该电路中单级延迟宏单元进行配置,并利用用户约束文件替代传统的手工布局布线,使得电路具有可移植性.此外,利用该电路对实测芯片中的CLB组合开关参数进行了测试,结果满足数据手册中提供的参数值的范围.     

全数字锁相环高频感应加热系统的设计

为解决感应加热系统中频率跟踪的问题,使感应加热系统始终工作在最佳状态,提出一种新型的全数字锁相环(ADPLL)高频感应加热系统的设计方案.该方案是基于现场可编程门阵列,采用比例积分控制的方法.仿真结果表明,ADPLL能够及时有效地进行频率锁定,具有控制跟踪速度快、精度高、可调性强及捕获频带宽等优点.根据不同谐振频率的对象,可以通过调节1/N分频器的参数N,K模计数模块的参数K和积分模块的计数器n的位数,使得ADPLL工作处在最佳状态.     

一种基于FPGA的RTL级电路功耗评估方法

功耗是当前集成电路设计中应考虑的最重要因素之一.RTL级电路功耗评估可以在保证一定速度和精度的前提下对电路进行尽可能早的功耗评估.目前商业功耗评估工具对RTL级电路评估的方法多是基于软件的,因速度较慢其应用受到很大限制.提出了一种基于FPGA的RTL级电路功耗评估方法,与传统的基于软件的功耗评估方法相比,速度提高了10到100倍.速度上的优势也使该方法特别适合于研究不同激励对电路功耗的影响.     

基于FPGA的数字波束形成模块设计

雷达数字波束形成的庞大数据量和高实时性要求,决定了数字波束形成模块的复杂性及设计难度。在数字波束形成模块中,高速数据传输和数字波束形成算法均需保证其实时性,因而它一直以来都是雷达系统的关键技术。本文选择高性能FPGA芯片,既完成了多通道高速数据采集,又实现了全阵的实时数字波束形成运算。     

基于FPGA的数字认证相机设计

提出了一种基于图像半脆弱水印的数字认证相机模型,并在FPGA平台上予以实现。水印算法根据图像DCT系数在JPEG压缩过程中的两个不变特性进行设计,可以抵抗一定程度的JPEG压缩,同时检测恶意篡改并定位。模型的硬件结构在DE2-70+TRDB-D5M+LTM的FPGA多媒体开发平台上进行了设计实现,水印信息可伴随图像的采集过程实时生成和嵌入,从而在图像获取的源头保证了其可认证性。     

基于FPGA的除法器算法研究

介绍了实现除法器的恢复余数法、不恢复余数法、倒数除法以及牛顿迭代方法,并针对牛顿迭代方法的缺点,介绍了一种优化算法,此优化算法可以在满足很高精度的前提下,具有很快的收敛速度。最后,基于现场可编程门阵列(FPGA)对各种算法进行了比较。     

基于FPGA的GPS接收机跟踪环路设计与实现

为提高GPS基带芯片跟踪环路的性能,提出一种基于FPGA跟踪环路的具体设计与实现方案.研究了GPS接收机跟踪环路的基本原理,在分析现有算法的基础上,采用锁频环辅助锁相环、动态码环和载波环辅助码环策略,利用Xilinx公司FPGA软硬交互工作方式的优点,在一片FPGA芯片上实现整体方案.该设计方案可提高系统的运行效率,节省系统资源,降低硬件成本.试验结果验证了其可行性与有效性.     

利用FPGA实现数字锁相及频率转换

介绍了用ＦＰＧＡ（现场可编程门阵列）器件实现数字锁相环路和频率转换功能,分析了数字锁相环路的基本原理及实现过程,对设计实现过程中应注意的相关问题也作了具体讨论。     

通用的FPGA逻辑单元映射工具

提出了基于图模式匹配的逻辑单元映射的新颖思想,开发了针对不同结构的逻辑单元都能适用的映射工具FDUMap.实验中应用FDUMap将测试电路映射到不同的逻辑单元中,该工具比起现有的几种专用的逻辑单元映射工具,有更好的通用性.     

低复杂度多功能自适应数字频率计设计

利用高速运放和比较器实现输入弱小信号的放大及整形,采用FPGA完成对输入信号的精确频率测量.测量范围为1Hz~100MHz,内部分成5个量程,可根据输入信号频率不同自动进行量程切换,并支持对方波的占空比及双通道同源方波时间间隔测量等功能.FPGA测量结果经MCS-51单片机处理后送至LCD完成显示,测量相对误差不大于10-4,可用于各类低成本数字测量仪器研发.     

一种高速FPGA配置电路设计

针对当前FPGA芯片编程下载(配置)电路结构上的不足导致位流下载回读吞吐率较低问题,设计了一种流水线编程下载电路结构,将位流下载分两级流水线并行实施,第一级通过快速解析位流的指令集实现数据包的分拆,第二级将解析出的数据包送达内部编程点相应的字线与位线.采用与电路结构兼容的32位并行CRC32技术校验下载位流,以增强位流下载可靠性,并采用帧ECC电路对回读位流进行单比特纠错与多比特检错(SECDED).验证结果表明,该设计在内部振荡器频率为150MHz的情况下外部配置端口的最高吞吐率为3 680Mbps,在内部振荡器频率为200MHz的情况下最高吞吐率为4 896Mbps.     

SAA7111A芯片在视频图像处理FPGA设计中的应用

信息化产业的迅速发展促使视频图像处理技术广泛应用于各种领域,Philips公司生产的增强型视频输入处理芯片SAA7111A在图像处理前端实现了AD转换和解码的功能,该文介绍了该芯片的功能,并给出利用该芯片实现视频图像处理功能的FPGA板的软硬件设计方法。     

High-resolution short time interval measurement system implemented in a single FPGA chip

This study proposes a high-resolution short time interval measurement system based on the Vernier delay line (VDL) method. It should be noted that the programmable delay elements (PDEs) in the Xilinx field programmable gate arrays (FPGAs) provide a novel realization of delay lines. The delay lines can provide an accurate delay difference of 50 ps, which is process, voltage and temperature (PVT) invariant. An excellent consistency for the delay lines can be achieved by adjusting the timing and layout to minimize the measurement errors. The resolution achieved was 58 ps. Experimental results indicate a measurement standard deviation of 36 ps, a differential nonlinearity (DNL) of 36 ps and integral nonlinearity (INL) of 14 ps. The system features high accuracy, easy implementation and low cost.     

基于软件无线电的通用数字调制器的实现

软件无线电的基本思想是构造一个通用的硬件平台,将通信的各种功能尽可能用软件实现．数字上变频是软件无线电的关键技术之一,主要功能是对输入数据进行各种调制和频率变换．AD9857是通用数字正交上变频器,具有可编程性、体积小,速度快,性能高等特点．详细介绍了该器件的原理、结构与使用方法,分析了软件无线电调制算法的特点,给出了一个利用FPGA与AD9857相结合而实现通用的数字调制系统平台的实例．     

正弦信号源直接数字合成的实现

研究利用直接数字合成(DDS)技术产生正弦信号源的方法,对DDS中由相位截断、幅度量化、数模转换和参考时钟引入的杂散信号进行了分析,并用Matlab对相位截断误差和幅度量化误差进行了仿真,仿真结果与理论计算值吻合.同时,在现场可编程门阵列(FPGA)上用DDS技术实现了一个正弦波信号源,给出了它的用频谱仪实测的频谱.结果表明,用DDS产生正弦信号可以得到良好的频谱特性,能够满足系统要求.     

基于FPGA+DSP的CCD实时图像采集处理系统

应用DSP处理器,设计了一个基于FPGA的实时图像处理系统,通过对此系统的分析表明,用FPGA与高速数字信号处理算法的结合,可以实现系统对图像进行实时处理的要求.