应用于全数字锁相环的3.44～5.25GHz,FOM值为182dBc/Hz的低功耗数控振荡器设计

设计了一个应用于全数字锁相环的宽带电感电容数控振荡器(DCO).通过设计粗调谐电容阵列、中等调谐电容阵列和精细调谐电容阵列,实现了宽的调谐范围.采用NMOS和PMOS互补型交叉耦合电路,实现了低功耗、高优值(FOM)的振荡器.设计采用TSMC 0.13μm CMOS工艺,电源电压为1.2V.测试结果表明,DCO的调谐范围达到3.44～5.25GHz,调谐百分比为41.7%.在4.06GHz频率处,振荡器电路在1MHz频偏处的相位噪声为-117.6 dBc/Hz.在调谐范围内,设计的DCO电路在1 MHz频偏处的FOM值为182～185.5dBc/Hz.功耗为1.44～3.6mW.     

快速锁定的低功耗电荷泵锁相环

为了加快锁相环的启动速度,提出了一种初始化电路,启动完成后,初始化电路停止工作,几乎不消耗功耗。提出了动态饱和鉴相鉴频器,扩展了鉴相鉴频器的工作范围,消除了死区并且不受环境变化的影响。使用逻辑电路直接控制一个标准计数器,把脉冲吞咽计数器简化为单环路结构,节省了一个计数器,降低了功耗。采用0.18um 1.8V 1P6M N阱标准CMOS数字工艺完成设计,版图面积为0.09mm2。仿真结果表明,初始化电路和动态饱和鉴相鉴频器使得锁定时间减小了19%,而且初始频率差越大,锁定性能提高地越为显著。输出信号的相对抖动峰峰值小于1.5%,整个锁相环的功耗低于18mW。     

全数字锁相环系统的分析及优化

以TI(Texas Institute)于2003年发布的全数字锁相环为原型,在系统分析的基础上,提出了锁相环系统结构的改进方案.系统仿真结果显示改进后的结构在保证系统对稳定性、输出精度、分辨率和锁定时间要求的前提下,简化了系统结构并降低了功耗.     

适用于4通道100 Gbps SerDes的两级架构正交12.5 GHz低功耗低抖动时钟发生器

为了缓解多通道SerDes中高频时钟信号在长距离传输中引入的噪声过大和功耗过高的问题,设计了一种应用于多通道的低功耗低抖动两级锁相环结构;同时为了进一步降低噪声性能,在第2级锁相环中设计了一种采样鉴相器。该设计将第1级LC振荡器锁相环产生的低频时钟信号（3.125 GHz）传输到各通道收发机后,将该信号作为第2级参考信号,再采用小面积的环形振荡器锁相环产生正交的高频时钟 (12.5 GHz),这种结构降低了高频时钟在片上长距离传输的距离,提高了收发机的时钟质量;此外该技术避免了使用高频缓冲器,降低了功耗。其中第2级锁相环通过无分频鉴相技术提高了第2级环振锁相环的噪声性能。该时钟发生器电路整体功耗为100 mW,第1级锁相环相位噪声拟合后为-115 dBc/Hz,第2级环形振荡器电路在1 MHz处相位噪声为-79 dBc/Hz,锁相环电路产生的时钟信号整体抖动为2.7 ps。正交时钟偏差在300 fs以内。相比传统时钟发生器,该设计性能有较大提高,功耗有明显降低,适合应用于100 Gbps SerDes中。     

基于正过零鉴相的全数字锁相环的研究

介绍了数字锁相的主要方法,对正过零鉴相TMS320LF2407的全数字锁相环进行了数学建模,得到了简化模型.其模型对数字锁相环的参数设计有着非常重要的指导意义.仿真结果证明了该数字锁相环模型的可行性、稳定性与快速性.为提高数字锁相环的准确性,给出了处理量化误差的方法.     

检索式数字水位数据采集系统的低功耗途径探讨

低功耗的水位数据采集系统是独立水文测站能否实际应字水位数据采集系统节能降耗出发,分析了影响系统功耗的各种因素,提出了将电源管理、低工作电压、芯片和器件的选择、电路板紧凑布线、微处理器时钟及工作方式的管理等措施应用于检索式数字水位数据采集系统物理层、软件层的低功耗设计中.测试表明,设计后的系统工作稳定,功耗更低,更适用于电池供电,长时间无人看守的场合.     

低功耗测试研究进展

随着CMOS器件进入纳米时代,测试时产生的功耗大大超过系统正常工作时的功耗,测试功耗已成为影响芯片设计的重要因素,芯片测试时的低功耗技术也已经成为当前学术界和工业界的一个研究热点.文章首先介绍了低功耗测试技术的基本概念,分析测试中的静态功耗和动态功耗;其次,分类介绍目前常用的测试功耗控制技术;然后,对研究热点的变化和技术发展的趋势做出说明.     

一种参数可动态智能设置的全数字锁相环路

在采用FPGA可编程技术实现的全数字锁相环路芯片中，通过使用VHDL硬件描述语言增加锁相环状态检测功能模块，能实现对锁相环工作状态（失锁或锁定）的检测。在片外设置一CPU对锁相环状态检测模块输出的状态信号进行检测，同时依据检测结果对不同状态下环路滤波器中可逆计数器模值进行动态智能设置，能实现锁相环路在失锁时快速进入锁定状态，在锁定时消除相位抖动和提高对噪声的抑制能力，从而达到改善输出频率质量的目的。     

全奈奎斯特频带的正交数字上变频器设计

针对数字上变频器存在的功耗大、灵活性差等问题,提出一种低功耗的正交数字上变频器设计方案.采用先混频再进行插值调制的上变频结构,使信号频谱能灵活地搬移到奈奎斯特频带内的任意位置.改进后数字上变频器中的数字控制振荡器和插值滤波器都工作在较低频率上,达到了降低功耗的目的,而且插值滤波器采用了一种新颖的两路结构半带滤波器,将补零、滤波和调制功能融合在一起,通过简单地改变输入信号路径即可实现调制可编程.最后在Xilinx KC705开发套件上进行了仿真实现.仿真结果表明:该设计方案可使信号在全奈奎斯特频带范围内进行上变频,具有功耗低、应用灵活等特征,最高输出频率可达392 MHz,功耗降低33.3%,更加适合应用于高速低功耗的通信系统.     

容栅传感器位移测量系统研究

本文介绍了容栅位移传感器的结构和工作原理，并在传统容栅传感器基本原理研究基础上，深入研究了鉴幅式容栅系统和鉴相式容栅系统信号激励方式和信号输出规律，分析开发出单片机和数字鉴相器为核心的鉴相式容栅高度测量仪。     

几种鉴相技术的比较

简要介绍了常用的几种鉴相技术的鉴相原理,分析比较了它们性能的优缺点,以及其各自适用的范围,为鉴相器的使用提供了方便的理论依据。     

电荷泵锁相环设计方法研究

在归纳单端输出电流型电荷泵锁相环设计方法的基础上 ,给出单端输出电压型电荷泵锁相环的两种设计方法 :直接近似为电流型输出 ;串接电阻转换为电流型输出 .实验验证了其正确性 ,从而纠正了 Motorola公司设计方法的错误     

新型RLC测试仪设计

自由轴式RLC测试仪因采用准数字鉴相,导致抗干扰能力差,精度低.提出一种基于完全数字鉴相的测量方法.通过乘法及低通滤波算法,对被测信号及正交相位基准进行完全数字鉴相,获得被测信号在坐标轴上的投影分量.依据投影分量计算出被测参数值.推导了被测参数数学模型.设计了测量电路.校正了测量误差,对RLC进行了抽样测试实验.结果表明被测信号投影分量的测量时间<1 ms,元件参数测量时间<20 ms,测量误差≤0.2%.这种方法比传统自由轴式RLC测量方法测量精度高、速度快.     

基于LabVIEW的零相位滤波器在碰撞实验中的应用

针对碰撞实验的信号特点,分析和设计了一种零相位滤波器.结合虚拟仪器软件平台LabVIEW,对采集到的原始信号序列应用时域延拓算法构造新序列,同时利用窗函数法设计零相位滤波器的参数.然后参照汽车碰撞实验法规要求,选取相应的频率等级进行滤波,滤波后再删除扩展序列.实验结果表明,和传统滤波器相比零相位滤波器不仅能够避免相位延时,而且更好地消除了信号起始端的波形失真.     

抗几何失真的数字水印检测算法

基于傅里叶-梅林变换特性和相位相关性,提出了一种新的抗几何失真数字水印算法.这种算法的特点是:在水印系统的检测端对水印图像进行基于傅里叶-梅林变换的图像匹配分析,并对水印图像的几何变化做出判断,然后在对水印图像进行逆变换后,再进行相似性计算.在线性相关检测水印系统中应用该算法进行对比实验,表明该算法能够有效改善水印系统抗几何失真的性能,不仅降低了嵌入匹配模板引入的图像失真,而且减少了计算的复杂度.     

基于数字图像的水泥物相特征提取方法的研究

提出了基于数字图像的水泥物相体积分数、表面分数两种微观结构参数的提取方法，该方法可用于水泥物相的特征分析及水泥性能的预测。文本中的图像处理方法也可应用于其它材料数字图像的研究。     

Matlab COM组件在极板测试系统中的应用

根据极板测试系统数据处理的要求,分析了常用正弦信息幅度值算法。并利用Matlab COM Builder开发了数字相敏检波组件,最后给出了该组件在测试系统软件中的使用的方法。     

零相位数字滤波器

针对通常情况下滤波器引起的相移问题,概述零相位滤波的重要意义。提出了将输出信号序列反转后通过滤波器,然后将所得结果逆转后再次通过滤波器的ＲＲＦ滤波方法。还提出通过时间反转法直接构造零相位数字滤波器方法。通过仿直实验对零相位数字滤波方法给予验证。指出零相位数字滤波器的设计方法。使数字信号处理中滤波器引起的相位失真问题得到很好的解决。     

一种可实现快速跳频的新型频率合成器

提出了一种可实现快速跳频的频率合成器－直接数字式频率合成器，它具有与密集的通道间隔相适应的极快的频率转换速度、高精确频率分辨力、低相位噪声和高频谱纯度等重要特点，可用作扩频通信，遥测遥控及仪器仪表等系统的理想信号源。     

中频电源整流回路的微机控制

中频电源整流回路微机控制系统，是由8031单片机，74LS373三态锁存器和2764EPROM组成的单片机最小系统控制的三相全控整流电路。在控制算法上，采用相对触发方式，实现控制角α的移相和快速校正，从而保证最大失控时间小于3．3ms。