一种面向测试的RTL行为抽象与蕴含方法

针对寄存器传输级（register transfer level,RTL)行为的抽象，提出了一种层次化的带条件的表示，这种抽象的行为是面向测试的，它不仅表达简单，而且能很方便地进行蕴含操作，通过抽象，电路可以规范为行为集，并代替电路本身进行功能测试向量的生成，在测试生成过程中，大量地应用蕴含操作何以使其中的行为得到简化，并极大地提高了系统的效率。     

RTL集成电路的时序深度

在高层次测试生成中，为了更好地利用高层次电路的结构信息，以Verilog硬件描述语言描述的电路为研究对象，提出寄存器传输级（RTL）集成电路的静态时离深度和动态时序深度概念，从静态，动态两方面出发度量语句的执行效果和程序运行的时离关系，并结合实例分析了二者在高层次测试生成中的应用，高层次行为信息的提取也将为高层次设计和验证提供方便。     

SoC的可测试性设计技术

基于可复用的嵌入式IP（intellectual property)模块的系统级芯片（SoC)设计方法使测试面临新的挑战，需要研究开发新的测试方法和策略，结合系统级芯片的可测试性设计技术所面临的技术难点。详细介绍了当前系统级芯片的可测试性设计技术，分析了各种系统级芯片的可测试性设计技术的特点及其优缺点，着重讨论了国际工业界内针对系统级芯片测试的方案；IEEEP1500和虚拟插座接口联盟（VSIA）测试访问结构。     

浮点数字信号处理器Data-RAM的RTL模型设计

提出了一种双精度浮点数字信号处理器Data-RAM的RTL模型设计方法.分析了Data-RAM的结构和访问机制,采用自顶向下的方法和VHDL语言,实现了Data-RAM 的RTL模型设计并验证了其功能的正确性.该模型支持3地址独立进行数据存取,支持字节、半字、字的读写访问和双字的读访问.在访问地址不冲突的前提下,最大可以在同一时钟周期进行2次64 bit的读操作和1次32 bit读写操作.Data-RAM的RTL模型设计为门级和物理级的性能设计提供了参考.     

γ编码器在IC测试向量压缩中的应用

介绍了一种基于γ编码的IC测试向量集的压缩和解压缩方法,通过对自拟测试向量和ISCASBenchmark的测试向量的压缩分析,发现γ编码在压缩测试向量时有较高的压缩率。还给出了γ编码的压缩代码和解码器的VerilogHDL语言描述和RTL级电路图。     

一种前置测试的软件开发方法

测试是研发过程中的一个重要环节，但同其他过程相比，测试往往没有得到应有的重视，开发人员会将测试工作视为阻碍其按期完成开发进度的额外的负担。同时，传统的测试模型会推后发现错误的时间。本文介绍一种前置测试的开发方法，在开发之前就提前定义好该如何对程序进行测试，这不仅可以早期发现问题，并能够有效缩短开发时间。本文通过一个实例描述了该方法的基本原理。     

基于测试级别的软件成本模型的研究

很少有软件成本模型会考虑测试的实际情况，因此不能够准确地反映测试过程中成本的实际消耗以及当测试情况需要发生改变时对软件成本需求的变化。绝大多数的软件测试存在着不完全排错和学习过程等现象，这些现象通常反映了实际测试的成本使用情况。本文提出了一个反映实际测试情况的测试级别，在此基础上构造了一个新的软件成本模型，并讨论了基于最低软件成本的最优发布策略。实验证明该成本模型更符合软件测试的实际情况，软件开发者可以利用该模型实现对测试成本科学的管理。     

基于芯核的SOC测试调度

针对大规模SOC的测试问题，基于不同优先级、资源、芯核约束的SOC测试优化模型，引入了SOC测试调度用神经网络，同时利用试探性随机搜索技术对神经网络进行了改进．仿真结果表明，采用已改进的神经网络不仅能解决SOC的测试问题，而且能够在一个合理的计算时间内找到最优解，在解决SOC测试调度问题方面具有较优异的性能．     

基于PSL/Sugar语言的RISC模块验证

由于RISC具有流水线结构和指令多样性的特点．传统的Co-Verification方法使RISC验证工作复杂而艰巨．在用PERI，语言编写产生的随机测试机器码的基础上，利用Accellera组织提出的PSL／Sugar语言．结合Cadence公司的ABV验证工具．探讨了一种新颖的RTL级RISC模块的ABV验证模式．实验证明．该方法简单、快捷、可靠．能保证验证功能覆盖率达到100％．可以节省大量验证工作量．缩短SOC的开发周期．为加快芯片从设计到产品化的过程增加了一道安全的技术保障．     

RTL组合电路描述的Verilog HDL编译器的设计

设计了一个针对ISCAS85／89Benchmark,用于RTL组合电路VerilogHDL描述的编译器,这个编译器可以作为RTL电路测试研究的辅助工具,在对VerilogHDL和RTL描述的特点进行分析的基础上,阐述了该编译器解析VerilogHDL描述、创建功能模块类库和RTL描述转化为无层次分块的门级描述的基本原理,提出了主要问题的解决策略。     

预制混凝土构件生产物料重调配路径规划方法

分析预制混凝土构件生产中物料重调配路径规划问题的优化目标和限制条件,建立载具路径规划模型(vehicle routing model for redispatching parts of precast components,VRM-RPP)及其求解方法.该方法通过优化分配和利用载具资源,合理规划行进路径,以提高重调配工作效率,确保车间尽早开工.算例验证结果表明,该方法可用于优化预制生产中物料重调配路径.     

VRM动态响应特性的研究

随着负载运算性能的提高,对供电的开关变换器电压调节模块(Voltage Regulator Module,VRM)提出了越来越高的要求,快速的负载响应性能就是被高度关注的性能之一.本文分析了影响VRM动态特性的因素,分类介绍了目前用于提高负载动态响应特性的方法,并对各类方法的优点与缺点进行论述.     

基于最佳距离度量近邻法的邻域风险最小化方法

 在邻域风险最小化原则中提出一种新的定义邻域半径的方法,即对任意训练样本点,首先利用最佳距离度量近邻法定义一个距离度量,并根据这个距离度量来寻找该样本点的最近邻,然后依据它们之间的距离来定义邻域半径,最后在原有邻域风险最小化算法的基础上建立基于最佳距离度量近邻法的邻域风险最小化算法.实例表明新提出的算法是正确的、有效的.     

门级故障到寄存器传输级故障的映射

以一组 74系列集成电路产品和ISCAS85基准电路为例 ,研究了基本寄存器传输级 (RTL)元件的门级单故障到RTL故障的映射关系 .结果表明 :①对大多数电路来说 ,仅考虑电路的单个原始输出端出错将无法达到所希望的门级故障覆盖率 ;②RTL电路的实现不宜包含异或门、与或非门 (AOI)和或与非门 (OAI) ;③在选择差错模型时 ,不同功能的RTL电路需要同时考虑的差错数是不相同的 ,功能相同但仅局部逻辑结构有差别的RTL电路可以考虑相同数目的差错 .这些结论为研究超大规模集成电路的测试、容错设计与验证 ,以及基于故障注入的系统性能评估等技术提供重要依据 .     

RTL8305SB在嵌入式智能网桥中的应用

讨论了新型以太网交换控制芯片RTL8305SB在嵌入式系统中的应用,提出了一种将其用于嵌入式智能网桥—CAN-ETHERNE的互连方案,详细阐述了MII总线的配置方法以及RTL8305SB与光纤收发器的连接方案;提出了有实际应用价值的RTL8305SB 2.5V电源生成方法,在实际应用中大大提高了RTL8305SB的稳定性。通过自制PCB版图,在开发板上自编程序,实现了多路CAN总线与以太网信息的转发,达到了预期的设计效果。     

带可变反射率镜无源和有源腔的衍射分析

借助于快速傅里叶变换（ＦＦＴ）法求解光腔衍射积分，在三维情况下，对带可变反射率镜（ＶＲＭ）矩形截面无源和有源平行平面的模式结构进行数值解，对计算结果作了比较和分析，结果表明，腔膜结构与介质增益特性和包括ＶＲＭ在内的光腔参数有关。     

重用控制器综合技术实现RTL综合

讨论在RTL综合中重用高级综合中控制器综合技术的可行性,提出一种通过将RTL描述划分为时序逻辑与组合逻辑后,重用控制器综合中的组合逻辑综合和时序逻辑综合实现RTL综合的方法。此方法有效地利用了已有了成熟技术,为缩短RTL综合的开发时间提供了一种有效途径。     

基于高级综合的RTL综合对象及方法的研究

从处理对象、任务以及实现方案等方面对不同层次上的RTL综合及高级综合全面比较,以此说明RTL综合的对象与方法,同时针对这两个层次的综合实现方案,说明两者间可相互借鉴的技术。最后给出了RTL综合与高级综合的实验结果。