一种低功耗、高性能BICMOS DC-DC限流电路的设计

采用0.6μm BICMOS工艺,设计了一种高性能、低功耗的限流电路,并成功地将其应用于一款高效率、宽输入电压范围的DC-DC升压型开关电源管理芯片中.该电路作为整个芯片的核心模块,主要由限流比较器、软启动和斜坡补偿电路组成,其中限流比较器引入了动态偏置的思想,提高了电路性能,降低了功耗.分析了各个电路的设计原理和过程,并给出了芯片的仿真和测试结果.结果表明该比较器在电源电压为3.3 V时,增益达117 dB,总静态电流仅15μA.     

高速低功耗CMOS动态锁存比较器的设计

提出一种高速低功耗动态锁存比较器,电路包含预放大器、锁存比较器和SR锁存器3部分.采用一种新的锁存比较器复位电路,该电路仅由一个P沟道金属氧化物半导体(PMOS)管构成,实现电荷的再利用,减小了延迟,降低了功耗.SR锁存器输入端口的寄生电容为锁存比较器的负载电容,对SR锁存器的输入端口进行改进,避免由于锁存比较器的负载电容失配导致的输入失调电压偏移的问题.电路采用TSMC 0.18μm互补金属氧化物半导体(CMOS)工艺实现.结果表明:电源电压为1.8V,时钟频率为1GHz时,比较器精度达0.3mV;最大输入失调电压为8mV,功耗为0.2mW;该比较器具有电路简单易实现、功耗低的特点.     

新型电流比较器的设计

针对传统的电流比较器只能输入差值电流的问题,本文提出了一种可直接输入两个电流进行比较的电流比较器。它由电流做差比较电路、二极管连接负载放大器、CMOS互补反相放大器构成。该电路采用负反馈技术降低输入电阻,从而提高了电路的响应速度,要比牛秀卿[1]提出的可直接比较的电流比较器有更快的响应速度。     

用于流水线ADC的预运放-锁存比较器的分析与设计

提出了一种应用于开关电容流水线模数转换器的CMOS预运放-锁存比较器.该比较器采用UMC混合/射频0.18μm 1P6M P衬底双阱CMOS工艺设计,工作电压为1.8 V.该比较器的灵敏度为0.215 mV,最大失调电压为12 mV,差分输入动态范围为1.8V,分辨率为8位,在40 M的工作频率下,功耗仅为24.4 μW.基于0.18μm工艺的仿真结果验证了比较器设计的有效性.     

新型CMOS电流比较器的设计

本文提出了新型CMOS电流比较器的设计思想,并设计出了一个非常新颖的CMOS电流比较器,由于采用全新的设计方法,这种比较器具有比传统比较器更快的响应时间,更高的精度,以及更加简化的电路形式。     

一种高速CMOS预放大锁存比较器

介绍了一种适合于高速模数转换器(ADCs)的预放大-锁存(preamplifier-latch)CMOS比较器.此电路结构包括一个预放大器、锁存比较器和输出缓冲器.在预放大器和正反馈锁存比较器之间加入分离电路,以此来减少回扫(kickback)噪声对电路的影响.采用0.35 μm标准CMOS工艺库,在Cadence环境下进行仿真,该比较器在时钟频率为500 MHz,采样频率为40 MHz的时候,可以达到30 μV的精度,功耗大约为0.6 mW.     

0.1-1.2 GHz宽带巴伦低噪声放大器设计

提出了一种可用于0.1-1.2 GHz射频接收机前端的宽带巴伦低噪声放大器(Balun-LNA).采用噪声抵消技术,输入匹配网络的沟道热噪声和闪烁噪声在输出端被抵消,在宽带内可同时实现良好的输入匹配和低噪声性能.通过分别在输入匹配级内增加共源放大器,在噪声抵消级内增加共源共栅放大器实现单端转差分功能.电路采用电流复用技术降低系统功耗.设计基于TSMC 0.18μm CMOS工艺,LNA的最大增益达到13.5dB,噪声系数为3.2-4.1 d B,输入回波损耗低于-15 d B.在700 MHz处输入1 dB压缩点为-8 dBm,在1.8 V供电电压下电路的直流功耗为24 mW,芯片面积为0.062 5 mm².     

低功耗10 bit 40 MS/s流水线型ADC设计

为实现高速低功耗的模数转换,设计了一个工作电压为3.3 V,采样精度为10 bit,采样频率为40 MS/s,流水线结构的模数转换器(ADC).该ADC基于0.35μm互补金属氧化物半导体(CMOS)工艺,通过优化运算跨导放大器(OTA)和低失调动态比较器电流,提高了转换精度,降低了功耗.ADC采用差分输入输出电路,减小了系统噪声的影响.其信噪比为58.3 dB,有效位数为9.4 bit,核心电路面积为1.2 mm×0.8 mm,功耗小于30 mW.     

新型高速低功耗CMOS动态比较器的特性分析

为了降低sigma-delta模数转换器功耗,针对应用于sigma-delta模数转换器环境的UMC 0.18 μm工艺,提出1种由参考电压产生电路、预放大器、锁存器以及用作输出采样器的动态锁存器组成的新型高速低功耗的CMOS预放大锁存比较器.该比较器中输出采样器由传输门和2个反相器组成,可在较大程度上减少该比较器的功耗.电路采用标准UMC 0.18 μm工艺进行HSPICE模拟.研究结果表明:该比较器在1.8 V电源电压下,分辨率为8位,在40 MHz的工作频率下,功耗仅为24.4 μW,约为同类比较器功耗的1/3.     

CMOS RGC低噪声跨阻放大器

光纤通信系统接收端前置放大器的性能很大程度上决定着整个光纤通信系统的性能.基于CMOS工艺,给出了一个RGC结构的,应用于2.5Gbit/s光纤通信系统的低噪声跨阻放大器的实现方式.RGC结构具有极低输入电阻特性,同时,为了减小输入等效噪声电流和提高-3dB带宽,采用了跨导增大技术和感性峰值技术.采用SMIC的0.18μm CMOS工艺的仿真结果表明该电路具有61.23dB的跨阻增益,2.09GHz的带宽,输入等效噪声电流为9.4pA/(Hz)~(1/2),电路功耗仅为16.2mW.