槽栅槽源SOI LDMOS器件结构设计与仿真

为了提高SOI(silicon on insulator)器件的击穿电压,同时降低器件的比导通电阻,提出一种槽栅槽源SOI LDMOS(lateral double-diffused metal oxide semiconductor)器件新结构.该结构采用了槽栅和槽源,在漂移区形成了纵向导电沟道和电子积累层,使器件保持了较短的电流传导路径,同时扩展了电流在纵向的传导面积,显著降低了器件的比导通电阻.槽栅调制了漂移区电场,同时,纵向栅氧层承担了部分漏极电压,使器件击穿电压得到提高.借助2维数值仿真软件MEDICI详细分析了器件的击穿特性和导通电阻特性.仿真结果表明:在保证最高优值的条件下,该结构的击穿电压和比导通电阻与传统SOI LDMOS相比,分别提高和降低了8%和45%.     

漂移区槽氧高压SOI-LDMOS器件模型

为了获得SOI-LDMOS器件耐压和比导通电阻的良好折衷,提出了一种漂移区槽氧SOI-LDMOS高压器件新结构．利用漂移区槽氧和栅、漏场板优化横向电场提高了横向耐压和漂移区的渗杂浓度．借助二维仿真软件对该器件的耐压和比导通电阻特性进行了研究,结果表明该器件与常规SOI—LDMOS结构相比在相同漂移区长度下耐压提高了31％．在相同耐压下比导通电阻降低了34．8％．     

p型突出屏蔽区4H-SiC UMOSFET结构仿真研究

研究了一种新型4H-Si C U型槽栅金属氧化物半导体场效应晶体管(UMOSFETs)结构.该结构中的p-body区下方有一p型突出屏蔽区.在关态下,该p型突出屏蔽区能够有效的保护栅氧化层,降低栅氧电场,提高击穿电压.在开态下,该p型屏蔽区并没有对器件的电流产生阻碍作用,并没有带来JFET电阻效应,能够有效的降低器件导通电阻.此外,该结构表面还集成了poly Si/Si C异质结二极管,降低了器件的反向恢复电荷,从而改善器件的反向恢复特性.仿真结果显示,与p+-Si C屏蔽区UMOSFET结构比较,该新结构的特征导通电阻降低了53. 8%,反向恢复电荷减小了57. 1%.     

降场层对SOI LDMOS击穿特性的影响

借助二维器件仿真软件MEDICI对double RESURF（双重降低表面电场）SOI LDMOS进行了深入研究,分析了降场层的浓度、长度、深度等参数的变化对器件击穿特性的影响.结果表明,无论是降场层浓度、长度还是深度,都存在优值,通过优化这些参数,击穿电压由单RESURF结构的222 V提高到double RESURF结构的236 V,而相应的漂移区浓度由6×1015 cm-3提高到9×1015 cm-3,减小了器件导通电阻.降场层的存在缓解了器件耐压与导通电阻的矛盾关系.     

pLEDMOS导通电阻及阈值电压的热载流子退化

研究了不同漂移区长度及不同栅场极板长度的厚栅氧化层pLEDMOS器件由热载流子效应导致的导通电阻及阈值电压的退化现象及机理.实验结果表明,增加漂移区长度能改善器件的导通电阻的退化,但加速了阈值电压的退化;增加栅场极板长度可以同时改善导通电阻和阈值电压的退化.借助TCAD仿真软件,模拟分析了不同漂移区长度及不同栅场极板长...     

SOI双槽隔离结构的耐压特性

理论推导了绝缘体上硅(SOI)双槽隔离结构的耐压模型.该模型表明,在SOI双槽隔离结构中,因隔离氧化层压降的不均衡,高压侧隔离氧化层提前发生介质击穿,从而导致SOI双槽隔离结构的临界击穿电压小于理论值.增大沟槽纵横比和减小槽间距可以减弱隔离氧化层上压降的不均衡性,提高SOI双槽隔离结构的临界击穿电压.Sentaurus器件仿真软件的模拟结果和华润上华半导体有限公司0.5μm 200 V SOI工艺平台下的流片测试结果均证明,减小槽间距和增大沟槽纵横比是提高双槽隔离结构临界击穿电压的有效方法,同时也证明了该耐压模型的正确性.     

650V高压型超结结构MOSFET器件设计与性能研究

功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)作为绝缘栅控制的开关型器件,因其功率大,驱动简单,应用越来越广泛。采用深槽刻蚀填充技术设计的650 V高压型超结结构MOSFET器件,主要应用于汽车充电桩等电源管理,力求在保持参数不变的前提下,优化导通电阻。通过工艺仿真技术测试功率MOSFET器件的性能,研究了槽偏移距离以及掺杂浓度对导通电阻和击穿电压的关系。结果表明,槽偏移会导致超结部分的电荷不平衡,槽偏移不论正负,只要是在同一水平位置,那么两者的总电荷数就是不同的。在柱宽不变的情况下,随着浓度的增加,其击穿电压和导通电阻都缓慢下降,并且导通电阻随着掺杂浓度的提高而降低。本研究对半导体领域器件设计优化和提升具有一定的参考意义。     

双导层结构横向功率器件的导通电阻模型及应用研究

横向高压器件是智能功率集成电路的核心器件,而漂移区结构参数是影响器件导通和击穿性能的重要因素。为此,提出了LDMOS三种经典结构的导通电阻模型并研究了漂移区结构参数对导通电阻的影响,它们分别是:Single RESURF,Double RESURF,Dual conduction layer结构。然后借助这些模型研究了漂移区掺杂浓度、漂移区长度、漂移区厚度对器件导通电阻的影响。利用MATLAB计算相同器件参数下模型的解析结果。对比模型的解析结果和仿真结果,发现解析结果和仿真结果基本一致,证明了解析模型的正确性。     

一种新型低阻SOIP—LDMOS研究

提出了一种新型SOIP—LDMOS器件，其大部分漂移区不覆盖场氧，从而避免了因生长场氧的高温过程而引起的硼杂质分凝效应，并在制备场氧、栅氧之后进行漂移区表面注入，由于注入后没有长时间的高温过程，进一步提高了漂移区表面的掺杂浓度。模拟结果表明新型P—LDMOS性能得到明显改善，与传统P—LDMOS相比开态导通电阻降低了24．7％，击穿电压提高了17．3％，饱和电流提高了26．7％。     

新型4H-SiC肖特基二极管的仿真与分析

设计了斜面结构碳化硅肖特基二极管(4H-SiC SBD)并且在器件中加入场环结构,通过基于半导体物理理论的计算机辅助设计软件(Silvaco-TCAD)分析计算了常规结构和新结构SiC-SBD器件的V-I特性、击穿电压、温度热学分布。对比计算结果,可知新结构SiC-SBD器件击穿电压提高至2300V,导通电阻减小,温度热学分布明显优于常规结构SiC-SBD器件。     

考虑到纵向掺杂分布影响的SOI功率器件完全耐压模型

首先将任意纵向掺杂的漂移区等效为均匀掺杂的漂移区,然后基于二维泊松方程获得了SOI功率器件在全耗尽和不全耗尽情况下表面电场和击穿电压的完整解析表达式.借助此模型对漂移区纵向均匀掺杂、高斯掺杂、线性掺杂和二阶掺杂SOI二极管的表面场势分布和击穿电压进行了研究,解析结果和仿真结果吻合较好,验证了模型的准确性.最后在满足最优表面电场和完全耗尽条件下,得到器件优化的广义RESURF判据.     

采用AlN绝缘栅的AlGaN/GaN凹栅槽结构MISHEMT器件

本文通过射频磁控反应溅射实现高质量的AlN绝缘栅层,采用感应耦合等离子体（ICP）刻蚀出凹栅槽结构,将MIS结构和凹栅槽结构的优点相结合,研制成功AlGaN/GaN凹栅槽结构MIS HEMT器件,在提高器件栅控能力的同时,降低栅极漏电,提高击穿电压。器件栅长0.8μm,栅宽60μm,测得栅压为＋5V时最大饱和输出电流为832mA/mm,最大跨导达到210mS/mm,栅压为-15V时栅极反向漏电为6nA/mm。     

基于SOI工艺下600V LDNMOS的设计与分析

基于SOI工艺,运用SILVACO公司的工艺仿真(Athena)和器件仿真(Atlas)模拟软件,结合实际流片测试结果完成对600 V LDNMOS的设计和器件性能分析.整个器件采用环形版图结构,以优化器件的横向尺寸,漏端漂移区通过渐变掺杂技术(VLD)调节器件表面横向电场分布,并在漂移区上方加入一定厚度的槽氧层,从而增大器件的源漏击穿电压.流片测试结果(Vth=1.7 V,Idsat=48 mA,BV=550 V)表明,器件的各项指标基本达到预期目标,实现了设计和分析的目的.     

基于衬底偏压电场调制的高压器件新结构及耐压模型

提出一种基于衬底偏压电场调制的薄层硅基LDMOS高压器件新结构,称为SB LDMOS.通过在高阻P型衬底背面注入N~+薄层,衬底反偏电压的电场调制作用重新分配体内电场,纵向漏端电压由源端和漏端下两个衬底PN结分担,器件的击穿特性显著改善.求解漂移区电势的二维Poisson方程,获得表面电场和击穿电压的解析式,研究器件结构参数对表面电场和击穿电压的影响.仿真结果表明,与埋层LDMOS相比,SB LDMOS击穿电压提高63%.     

考虑场板边缘效应的SOI-pLDMOS表面电场模型及器件优化设计

针对带有栅极场板的绝缘体上硅p型横向双扩散场效应晶体管(SOI-p LDMOS),提出了一种新型表面电场解析模型.相比于传统模型,该模型充分考虑了场板边缘效应对电场分布的影响,验证结果显示新模型能更好地符合Medici数值仿真结果.此外,基于所建立的器件表面电场模型,研究了栅极场板长度(包括多晶硅场板和金属场板)及漂移区掺杂浓度对器件表面电场分布和击穿特性的影响,进而对SOI-p LDMOS进行了优化设计.流片测试表明,所建立的新型表面电场解析模型能够很好地指导器件参数设计,实现了器件耐压和导通电阻的最佳折中.     

SOI RESURF器件高压互连线效应的二维解析模型

高压互连线效应是影响集成功率器件性能的重要因素之一.首先提出一个高压互连线效应对SOI横向高压器件的漂移区电势和电场分布影响的二维解析模型,进而得到漂移区在不完全耗尽和完全耗尽情况下的器件击穿电压解析表达式,而后利用所建立的模型,研究器件结构参数对击穿特性的影响规律,定量揭示在高压互连线作用下器件击穿多生在阳极PN结的物理本质,指出通过优化场氧厚度可以弱化高压互连线对器件击穿的负面影响,并给出用于指导设计的理论公式.模型的正确性通过半导体二维器件仿真软件MEDICI进行了验证.     

适合基站放大器应用的图形化SOI LDMOSFET的设计与分析

设计了一种新型图形化SOI（pattemed-Silicon-On-Insulator）LDMOSFET（lateral doublediffused MOSFETs）结构,埋氧层在沟道下方是间断的.工艺和性能模拟分析表明,此结构具有SOI器件低泄漏电流和低输出电容的特性,而且能抑制自加热效应和浮体效应.当漂移区长度为3μm时,开态击穿电压可达到30V、关态电压为71V、截止频率6.2GHz、最大振荡频率20GHz,2GHz时、栅偏压3V时的输出功率为0.8W/mm、功率增益为28dB.这些电学参数适合2G、60V无线通讯基站功率放大器的要求.     

部分重叠双栅MOSFET特性的研究

研究一种具有部分重叠双栅结构MOSFET器件模型,并将其与类似的分裂双栅结构MOSFET及普通栅结构MOSFET器件进行比较,利用MEDICI软件对该结构进行仿真.通过仿真可知:部分重叠双栅MOSFET器件通过沟道电场的调节,可降低短沟效应和等效栅电容、提高击穿电压,跨导可由栅压调节,阈值电压随沟道缩短而下降的变化率在文中讨论的3种结构中最小.     

薄层SOI场pLDMOS击穿机理研究

为了解决薄层SOI(silicon-on-insulator)场LDMOS(laterally diffused metal oxide semiconductor)击穿电压偏低,容易发生背栅穿通的问题,提出一种基于场注入技术的薄层SOI场pLDMOS(p-channel lateral double-diffused MOSFET).通过建立该场pLDMOS的穿通机制数学模型,分析了其4种击穿机理:背栅穿通、沟道横向穿通、横向雪崩击穿和纵向雪崩击穿.仿真结果表明,场注入技术穿过厚场氧层向下注入硼杂质,通过控制注入能量和体区浓度获得浅结深,从而提高器件对背栅穿通的抵抗力;优化的沟道长度和埋氧层厚度分别消除了沟道的横向穿通和纵向雪崩击穿;双层场板结构调制器件表面电场分布,避免了器件过早地横向雪崩击穿.在优化器件相关结构参数和工艺参数基础上,成功基于1.5 μm厚顶层硅SOI材料研制出耐压300 V的场pLDMOS.相比较于常规厚层场pLDMOS器件,顶层硅厚度由大于5μm减小到1.5 μm.     

110V体硅LDMOS器件研究

利用SILVACO TCAD工艺仿真和器件仿真软件研究了110V体硅LDMOS器件的几个重要参数对器件耐压特性的影响,研究结果表明,漂移区剂量存在一个最优值,过大将导致漂移区难以耗尽而使得沟道与漂移区边界发生击穿,而过小则导致漂移区迅速耗尽而在漏端表面发生击穿;衬底浓度低对提高开态击穿电压有一定效果,但低浓度衬底难以在CMOS工艺中使用;场氧与P阱和漂移区的PN结界面距离在零或者略大于零时器件耐压性有最优值;栅极板长度存在最优值,栅极板过长或过短都将使得器件的击穿电压有所降低。