一种适用于H.264标准的新型CAVLC解码器设计

H.264 标准中采用了基于内容自适应得变长编码CAVLC,提高了编码的效率。但由于采用了多个码表,码字的长度也不固定,使解码算法的复杂度很高。本文通过分析码表的结构特点,提出了一种基于码流中第一个1的位置,即1前面连续0的个数m的方法,来重建码表,快速判断码长和确定码字。这种新型解码器设计,将大大提高解码的速度。     

码字前缀分组的CAVLC解码优化

文章介绍了CAVLC编解码的原理并提出了一种快速查表方法。这种方法对于解码器码流输入，首先得到第一个1的位置，并把第一个1以及它前面的0作为码字的前缀。然后根据不同的码字要求，动态地选择进一步需要读入的码流位数。通过一次查表就可以得到正确输出，有效提高解码速度。     

一种改进的CAVLC解码优化算法

对于基于上下文的自适应可变长编码（CAVLC）解码方案,提出一种快速解码方法,基本原则：分析非结构化码表的相关性,对码字进行多层次分级分组,采用前导0个数判断法,用简单的加法操作代替非常耗时的查表操作。基于以上基本原则进行算法各个方面的优化和改进,结果表明,降低了一定的存储空间,明显提高了解码速度。     

H.264中CAVLC算法改进

简要分析了H.264中的上下文自适应变长编码（CAVLC）,并研究其采用的Golomb编码,提出了一种基于最优Golomb编码参数选择的改进算法.利用前一个需编码的数值的Golomb编码最优参数,对当前编码参数进行预测,使当前编码参数更逼进它的最优编码参数.试验结果表明：该算法较原有算法能更好的压缩残差数据,在量化参数QP较小时,能带来一定的压缩增益.     

H.264视频解码器的设计与实现

H.264是新一代视频编码标准,具有高压缩率和友好网络接口,标志着视频压缩技术的最新发展。DirectShow是目前windows操作系统上的优秀的多媒体开发编程接口。本文提出了一个基于Directshow的H.264解码器的实现方案。这一实现在多媒体应用中具有广泛的参考价值。     

基于CW5521的H.264视频解码器实现与优化

针对 ChipWrights 公司的多媒体处理芯片 CW5521 硬件结构特点,设计了适应实时信号处理的高性能 H.264 解码器架构.阐述了优化的具体过程和优化前后的性能对比.实验结果表明,该解码器能实现 VGA 解析度下25 f/s以上的实时解码.     

一种高效多标准视频解码器架构研究与设计

针对目前视频解码器实现方案存在的灵活度低、开发周期长、不能适应快速变化的算法升级等问题,提出一种面向多种视频编解码标准的通用视频解码器架构设计方案.采用软硬件协同设计方法,基于可编程同构多核处理器+协处理器的硬件架构,同构多核处理器采用指令级和任务级并行加速,协处理器采用硬件定制单元实现矢量加速,同时利用分布式片上便笺式存储器(Scratchpad Memory,SPM)代替数据Cache实现高效的数据存储系统,以应用广泛的H.264视频标准为验证实例.实验结果表明,基于本文所提架构实现的H.264视频解码器高效可行,平均并行加速比为9.12,相比于传统多核并行解码算法提高了1.31倍.     

一种改进三步搜索算法的设计与实现

在对现有三步搜索算法研究的基础上,对其进行了并行设计与实现,针对提出的并行设计方案在多处理机上进行了试验.试验结果表明:并行后的三步搜索算法编码速度平均提高了1.67倍以上.     

基于H.264的一种视频编码算法的研究与FPGA实现

H.264是由ITU-T视频编码专家组VCEG和ISO/IEC运动图像专家组MPEG联合制订的新一代视频编码标准。而运动估计是整个编码过程中最耗时的一部分,它的效率直接决定了整个编码系统的效率。因此本文在混合非对称十字多六边形搜索算法原理的基础上,提出了一种混合六边形搜索算法,使四种标准算法合理搭配。并且在FPGA上设计了一种有效的硬件结构实现该算法。     

基于T264的H.264视频采集与处理的设计与实现

H.264是新一代的高效率高质量的视频压缩标准。本文研究了利用DirectShow技术和开源的T264编解码器实现H.264视频采集与播放的方法。该方法可以广泛的应用在视频电视电话会议、远程网络课堂、实时视频监控、远程医疗等多媒体应用中。     

适用于H.264标准的变长分组VLD结构

在新一代视频压缩编码标准H.264中,亮度和色度的残差数据采用了自适应变长编码的方法.根据CAVLC熵编码的特点,提出了一种根据码表的前导零个数进行变长分组的优化VLD结构,并在此基础上设计了CAVLC硬件解码器.基于上述方法实现的CAVLC硬件结构通过了RTL级仿真和综合,并在Spartan3 XC3S2000的FPGA平台上进行了验证,在133 MHz工作频率下可以满足H.264标准Baseline档次30帧/s分辨率为352×288标准视频序列的实时解码.     

基于VC的T-DMB编码器的研究与实现

通过对T-DMB(terrestrial-digital multimedia broadcasting)手机电视标准技术的研究,构建并实现了T-DMB编码器.该编码器主要包括声音/图像采集、声音压缩、图像压缩、音视频同步及外部编码等5个模块,采用VC编码实现,能实时采集麦克风和摄像头数据并作编码处理,生成符合T-DM...     

X264的运动估计算法研究

为了解决H.264的运动估计复杂和实际应用问题,基于纯C的X264,分析了菱形搜索、六边形搜索、非对称十字型多层次六边形格点搜索和全搜索4种运动估计算法.比较了3种快速算法与全搜索算法在编码质量和编码速率方面的差异.实验结果表明：在峰值信噪比略有下降的情况下,菱形搜索和六边形搜索速度是全搜索的17倍,非对称十字型多层次六边形格点搜索是全搜索的10倍.     

GPU的QC-LDPC码译码器设计与实现

在连续变量量子密钥分发(continuous variable quantum key distribution,CV-QKD)系统中,通信双方需要在远距离低信噪比的条件下进行密钥协商,必须选用码率较低,码长较长的码字.设计了一种基于图形处理器(graphics processing unit,GPU)的准循环低密度奇偶校验(quasi-cyclic low density parity check,QC-LDPC)码的高速译码器.该译码器采用收敛速度更快的分层置信传播译码算法(layered belief propagation algorithm,LBPA)实现,减少了所需的译码循环次数,并且该译码器译码扩展因子较大的QC-LDPC码,在全矩阵大小恒定的情况下,使得子矩阵的数量相对较少,从而减少了串行译码的数量.该译码器分配GPU线程对应变量节点,增加了线程的利用率,并且将所需的基矩阵信息进行合并存储,减少了GPU内存的占用.仿真结果表明,在译码长为106,码率为0.1的码字,且同时译码16个码字,迭代50次的情况下,该译码器达到了41.50 Mbits/s的吞吐量.     

基于VC的T-DMB编码器的研究与实现

通过对T-DMB(terrestrial-digital multimedia broadcasting)手机电视标准技术的研究,构建并实现了T-DMB编码器。该编码器主要包括声音/图像采集、声音压缩、图像压缩、音视频同步及外部编码等5个模块,采用VC编码实现,能实时采集麦克风和摄像头数据并作编码处理,生成符合T-DMB标准的传输数据流。测试结果显示该编码器可以稳定地完成相关编码工作,用DMBPlayer播放器能流畅地播放编码后的数据,基于该编码器可组建多媒体广播站。     

一种嵌入式网络摄像机的实现研究

数字视频监控网络是视频监控系统的发展方向.数字视频监控网络需要大量的低成本、小体积、低功耗、高压缩率的视频服务源.采用i.Mx27处理器设计了一种嵌入式的网络摄像机,采用Linux操作系统,搭建了嵌入式系统的开发环境,实现了一个整合摄像头的h.264视频服务源--网络摄像机.实现结果表明,该网络摄像机具有结构简单、功能完整等特点,适合数字视频监控网络的大面积使用.     

基于QR码构造的QC-LDPC码译码器设计与实现

基于平方剩余(quadratic residue,QR)码构造的准循环低密度奇偶校验(quasi cyclic low-density parity check,QC-LDPC)码的行重通常比较大,硬件实现时译码器消耗的资源也就较多。设计了一种在资源占用率和吞吐率方面较为平衡的部分并行结构的分层译码器。该译码器采用分层修正最小和算法(layered normalized min-sun algorithm, LNMSA)实现,利用部分并行结构同时处理层内连续n行;在变量节点后验概率信息的存储结构上,将连续的n个信息合并为1组,连续的2组采用2个随机存取存储器(random access memory, RAM)进行交替存储;在求取最小值和次小值时,将输入信息分为4组,再从4组中分别获取最小值比较出全局最小值和次小值,从而有效地降低了最小值和次小值比较运算的复杂度。在码长为2040、码率为0.83的码字和Xilinx Virtex-6开发板的测试环境下,译码器最大时钟频率可达166.7 MHz,吞吐量可达447.5 Mbit/s。