高速模数转换器

随着计算机、通讯和多媒体技术的飞速发展以及高新技术领域数字化进程不断加快,作为模拟系统和数字系统之间桥梁的模数转换器的应用已日趋广泛.     

高速模数转换器

随着计算机、通讯和多媒体技术的飞速发展以及高新技术领域数字化进程不断加快,作为模拟系统和数字系统之间桥梁的模数转换器的应用已日趋广泛.……     

联接高速模数转换器的数据处理系统

本文介绍一个经济有效的数据处理系统.通过采用一系列硬件措施和软件技术,使小型多功能计算机(DJS—130机)与高速模数转换器的联接得到实现.     

用于高速模数转换器的电荷泵型低抖动时钟管理电路

针对高速模数转换器(ADC)对时钟信号的占空比以及低抖动的要求,提出了一种电荷泵型的时钟管理电路,利用电荷泵构成两个闭环回路,分别实现占空比稳定和可调双相不交叠时钟产生功能。电荷泵对时钟相位的积分功能可实现宽范围的时钟占空比调节,并能明显抑制电源噪声对时钟下降沿抖动的影响。该时钟管理电路采用0.18μm标准CMOS工艺设计。版图寄生参数提取后的仿真结果表明:该时钟管理电路可在40～200 MHz频率范围内,将20%～80%的输入占空比稳定地调整到45%～55%的范围内;在200 mV电源干扰的条件下,输出时钟抖动可降低到传统RC型占空比稳定电路的1/10之下。将该时钟电路应用于一款双通道、200MSPS、14位的流水线ADC中,测试结果表明ADC的信号噪声失真比达到了73.01 dB。     

高速列并行10位模数转换电路的设计

设计了用于CMOS图像传感器列级信号处理系统的10位模数转换器.该模数转换电路采用两级转换的方式,转换速度较单斜ADC提高了近8倍.设计了电阻阵列式多路斜坡发生器、级联结构比较器、数字纠错和消失调等电路,该ADC在不增加工艺成本的条件下满足了10位精度的要求.电路采用Chartered 0.35μm工艺制造.测试结果表明,该模数转换器的INL±0.5 LSB,DNL±0.5 LSB,信噪比为58.364 7 dB.     

高速高精度模数转换器的数字后台校准算法

研究了模数转换器(ADC)的数字后台校准技术,提出了一种针对2.5 b/级高速高精度流水线ADC的数字后台校准算法.在2.5b/级电容翻转式余量增益电路(MDAC)中注入与输入信号相关的抖动信号,提取MDAC中由于电容失配和放大器增益有限性造成的非线性误差,并在最终的数字输出端对这些误差进行校准.文中提出的数字后台校准算法具有电路实现简单、不中断ADC正常工作、适合高速高精度流水线ADC等优点,能有效地降低电容失配和放大器有限增益等非理想因素对流水线ADC精度的影响.仿真结果表明,经校准后的ADC信号噪声失真比可从63.3dB提高到78.7dB,无杂散动态范围由63.9 dB提高到91.8 dB.     

高速模数转换器中格雷码与二进制编码对比

为了实现高速模数转换器中的编码电路,研究了编码电路常用的格雷码和二进制编码2种编码方式.结合模数转换器的实际工作条件,从误差来源、误差分布、整体功耗、电路规模等方面对2种编码进行了对比.分析结果表明,在不同的应用条件下2种编码方式具有各自的优缺点,在量化位数较低的情况下,二进制编码比格雷码在某些方面更具有优势.最后基于一个量化精度为6位的高速模数转换器,在中芯国际(SMIC)0.18μm互补金属氧化物半导体(CMOS)工艺下,采用二进制编码方式设计了一个高速编码电路.实际测试结果表明,该编码电路在2GHz速度下工作状态良好.     

单通道16位模数转换器ADS1100及其应用

ADS1100是单通道十六位模数转换器。本文主要介绍了ADS1100的功能和特点,给出了实际应用的硬件电路和软件设计方法,并提出了实际应用中应注意的几个技术问题。     

神经网络并行算法型CMOS模数转换器设计

基于神经网络和开关电容技术提出了一种行算法型ＣＭＯＳ模数转换器电路结构，文中详细分析了电路的工作原理，并采用通用电路模拟程序进行了仿真，结果表明转换功能正确，输入电压递增和递减均无错码，转换过程中不需要复位，该转换器充分发挥开关电容精确处理和神经网络并行处理的优点，因而精度高，速度快，而且所需元件少，工艺完全与常规ＣＭＯＳ兼容，是一种有巨大发展潜力的新型ＣＭＯＳ转换器。     

MAX132±18位模数转换器及其单片机接口

文章介绍了一种高精度、低功耗模数转换芯片 MA X132的性能及其与80 C5 1单片机的软硬件接口技术     

12位100 MHz Bicmos流水线模数转换器的设计

为了解决流水线结构模数转换器(ADC)的高速度、高精度和大动态范围兼顾问题,提出了一种改进的2.5 b/级与1.5 b/级结构相结合的系统设计方案.该系统中,流水线第1级采用2.5 b/级结构,2～10级均采用1.5 b/级结构,改进后的结构增大了系统的动态范围,同时更加模块化,降低了电路设计的复杂度.设计了2级Bicmos运算放大器,并提出了一种全新的应用于1.5 b/级结构的差分比较器.所设计的运算放大器可同时实现高增益、大带宽,电路速度快,不需要额外的补偿电容,可应用于高频环境,并具有较大的输出摆幅.所设计的差分比较器电路简化,节省了元件,不需电阻分压网络产生参考电压,减小了芯片面积.ADC系统采用0.35 μm Bicmos工艺技术和3.3V工作电压,经仿真实验,在100 MHz的采样频率下,该系统的信噪比为73.7 dB,对应的有效位为11.95 b,无杂散动态范围为87.4 dB,实现了12位高分辨率和100 MHz的高采样速度.     

用于高速模数转换器的非对称全差分参考电压缓冲器

针对现有高速高精度模数转换器(ADC)芯片内部参考电压缓冲器需要牺牲很大功耗来满足精度和速度要求的问题,提出了一种具有非对称AB类输出级的全差分参考电压缓冲器,能够以较低的运放增益满足缓冲器高精度的需求,从而显著降低缓冲器的功耗。通过引入非对称的输出结构,参考电压缓冲器只需要满足高带宽,不再需要较高的开环增益;输入级采用互补结构进一步降低了功耗;为了消除传统结构所引入的高阻节点,提出了低输出阻抗的AB类驱动电路,提高了带宽。仿真结果表明,在负载为20pF的片内滤波电容的情况下,参考电压缓冲器的功耗为27mW,建立时间小于2.5ns,与相近性能的电路相比,所提电路的功耗更低。其中运放的单位增益带宽为602MHz,相位裕度为61°。所提出的参考电压缓冲器应用于一款双通道14位200 MHz的流水线ADC中,测试结果表明,ADC的信号噪声失真比达到73dB,所提出的电路结构能以较低的功耗实现较高的精度和速度。     

流水线模数转换器中高速低功耗开环余量放大器的设计

为了降低流水线模数转换器(ADC)中余量放大器的功耗并提高其速度,提出了一种新的开环余量放大器结构及其增益控制方法.该放大器采用简单差动对结构,并使用放大器的复制电路和一个差动差值放大器来控制主放大器输入对管的跨导,以稳定开环余量放大器的增益.所提出的放大器结构可以工作在低电源电压下,而且不需要共模反馈电路,与采用共源共栅结构和共模反馈的开环放大器相比,功耗更低,响应速度更快.仿真结果表明,所提开环余量放大器的功耗仅为5.5mW,在满幅度阶跃输入的情况下,输出建立时间小于3ns.将该开环余量放大器应用到采用数字校准的流水线ADC中,实现了采样率为4×107s-1的12位模数转换.     

一种用于CMOS图像传感器的10位高速列级ADC

提出了一种适用于高速小尺寸像素的列级ADC,该ADC采用单斜ADC(single-slope ADC,SS ADC)与逐次逼近ADC(successive-approximation ADC,SA ADC)相结合的方式在提高模数转换速度的同时减小了芯片面积.SS ADC实现5位粗量化,SA ADC实现5位细量化,SA ADC中5位分段电容DAC的桥接电容采用单位电容并利用区间交叠方式实现了误差校正.采用GSMC 0.18,μm 1P4M标准CMOS工艺对电路进行设计,仿真结果表明:所提出的列级ADC在167,kHz/s采样率和3.3,V电源电压下,有效位数9.81,每列功耗0.132,mW,速度比传统SS ADC提高了22倍.     

低功耗33MHz采样频率,10比特流水线结构的模数转换器

介绍了一个 33MHz,10bit,3 3V流水线结构的模数转换器 (ADC) .该ADC采用了一种带预放大级的运算放大器和一种动态比较器来降低功耗 ;采用了电荷泵电路来提升时钟信号的电压 ;采用了一个恒跨导偏置电路 .本芯片在 0 35 μmCMOS工艺上实现 ,芯片面积为 1 2× 0 .4mm2 .芯片工作在 33MHz时功耗为 6 9 4mW ,采样 16MHz正弦信号时的信噪比 (SNDR)为 5 8 4dB .     

高速模数转换器与TMS320C6000 DSP接口的FIFO实现

大多数的高速模数转换器不能够直接和DSP相连。一个比较好的解决办法是使用FIFO作为输入缓冲。FIFO可以通过C6000系列的外部存储器接口(EMIF)与TMS320C6000系列DSP相连,DSP通过脉冲触发模式从FIFO中读取数据块。介绍如何使用SN74ALVC7806FIFO实现TMS320C6201与模数转换器的接口。     

一种10bit 50MS/s低功耗流水线模数转换器

设计了一个10 bit精度,50 MS/s采样频率的流水线型模数转换器,通过运算放大器共享和省略采样保持实现低功耗.第1级为单比特输出,它能够在将信号摆幅减半的同时保持信噪比不衰减,减半的摆幅使得运放直流增益和带宽要求以及电容匹配要求降低.由于采用运放共享技术,该设计只使用了4个运放,功耗相比传统结构降低1/3.采用0...