共查询到16条相似文献，搜索用时 78 毫秒
1.
主要介绍几种实现CRC的工程算法——按比特实现法、块异或汇编实现法、查余式毒实现法，并通过在zsp400的内核环境下运行和仿真这几种实现法，从而得出结论：查余式表实现法是一种较好的实现法。 相似文献
2.
3.
4.
CRC编码算法研究与实现 总被引：9，自引：1，他引：9
目的研究CRC编码中模2除法运算的规则,解决CRC编解码过程中的延时问题。方法对CRC编码中模2除法进行变换,得出一种无延时、简单、实用的编码算法。结果采用Verilog语言设计一个经过验证的16位无延时的CRC-16软核。结论该软核可直接应用到具有CRC-16校验电路的收发器中。 相似文献
5.
CRC校验算法分析及C语言实现 总被引：1，自引：0，他引：1
详细分析了循环冗余校验(CRC)码的表驱动实现方法，并用C语言编写程序予以验证，所提供的程序代码可作为函数直接嵌入软件系统中。 相似文献
6.
论述了任意长度生成多项式的循环冗余校验方法,利用硬件描述语言VDHL设计CRC编码器,最终在Altera公司的FPGA芯片EPF10k10LC84-3上进行验证。该方法简单、灵活、快速。 相似文献
7.
通用并行CRC计算原理及其硬件实现方法 总被引：8，自引：0，他引：8
李永忠 《西北民族学院学报》2002,23(1):33-37
通用并行CRC算法及其硬件实现方法 ,适用于不同的CRC生成多项式和不同的并行数据长度 ,与目前常用的查表法相比较 ,不需要存放余数表的高速存储器 ,减少了时延 ,并可以通过增加并行数据长度的方法来降低高速数据传送系统的CRC运算时钟频率 . 相似文献
8.
介绍了循环冗余校验CRC算法原理和校验规则,分析了CRC校验码的具体计算方法,给出了使用DSP来实现CRC算法的过程,完成了CRC编码器的DSP实现。最后,将仿真结果与理论值进行比较,仿真结果与理论值一致。 相似文献
9.
10.
针对奇偶校验极化(parity-check polar, PC-polar)码中奇偶校验码检错效率低而导致纠错性能不佳的问题,提出了一种循环冗余校验码辅助PC-polar码的新颖编码算法。用奇偶校验(PC)比特和高汉明权重的冻结比特替换低汉明权重的信息比特来优化极化码的距离谱,并结合5位循环位移寄存器优化PC码的校验函数,再在PC-polar码中加入检错效率较高的循环冗余校验(CRC)码,最后通过控制变量法确定了2种校验码的数量。仿真结果表明,该算法构造的CRC-PC-polar (CRC8, PC6)码在误块率(BLER)为10-5时,与PC-polar码、CRC-polar码和segmented-CRC-polar码相比分别有0.4 dB、0.1 dB、0.2 dB的净编码增益。由此可知,提出的算法能够改善PC-polar码的纠错性能。 相似文献
11.
12.
差错控制编码在移动通信系统中应用广泛,可以克服由于移动传播环境引起的波形变坏或随机的差错.基于VHDL语言,设计了一个CRC加卷积编码系统,硬件采用一片EPM7128SLC84-15芯片,软件采用VHDL语言编程,该系统结构紧凑,体积小,功能稳定可靠. 相似文献
13.
本文简单介绍了循环冗余校验的基本原理．以国际标准CRC-CCITT为研究对象,从串行实现的电路结构出发,通过理论推导,得出了基于逻辑设计的高速CRC并行实现矩阵递推公式．分别设计了这两种结构的CRC-CCITT硬件实现电路,并利用ModelSim6．2软件进行了功能和时序仿真：用16bit位宽的并行CRC电路对32bit数据进行计算,经过2个时钟周期得到校验码． 相似文献
14.
王海光 《漳州师范学院学报》2007,20(4):51-56
介绍了循环冗余校验码(CRC)的生成算法,在分析讨论了几种常见CRC算法硬件实现的基础上,以VHDL给出了一种简单通用的CRC并行计算实现方法.该方法适用于各种不同的CRC生成多项式和各种不同的信息码宽度(如8位、16位、及32位等),经Altera公司的EDA开发工具软件QuartusII6.0编译、综合、优化、适配和仿真,得相关的时序仿真波形图、RTL图和占用硬件资源报告.分析各种数据报告可知设计意图得到了有效的贯彻.该设计最终还以杭州康芯公司GW48系列的SOPC/EDA实验开发系统所带的Cyclone系列中的EP1C12Q240C8芯片为硬件载体,经下载测试证实了设计的可靠性. 相似文献
15.
本文给出一种基于字节的CRC快速算法,并利用串行通信发送汉字库对该算法进行了验证.实验表明,该算法简单快捷,特别适用于高速的数据通信. 相似文献