首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到10条相似文献,搜索用时 31 毫秒
1.
介绍了FPGA设计中的同步设计技术及实现,给出了FFT运算实例,比较了采用FPGA同步设计前后FFT运算速度的不同,通过比较采用同步设计前后FFT运算速度的不同,可以看出合理采用FPGA同步设计技术可以大大提高系统工作频率.  相似文献   

2.
针对一种新型的OFDM系统算法,设计了一款具有高吞吐率可配置的FFT处理器IP核.在现有算法的基础上,提出了一种优化的设计架构,并对各个功能模块特别是存储单元、复数乘法器和控制逻辑进行了优化设计.通过基于Verilog HDL的参数化模块设计和模块复用技术,最大限度地提高数据吞吐率,实现了FFT处理器点数的可配置功能.Vertex-Ⅱ Pro FPGA验证结果表明,对于256点定点16位符号数复数FFT运算,该FFT处理器最高工作频率为106 MHz,系统数据吞吐率达到了51.3 MS/s,延时仅为255个时钟周期.  相似文献   

3.
FPGA实现流水线结构的FFT处理器   总被引:11,自引:0,他引:11  
针对高速实时信号处理的要求,介绍了用现场可编程逻辑阵列(FPGA)实现的一种流水线结构的FFT处理器方案.该FFT处理器能够对信号进行实时频谱分析,最高工作频率达到75 MHz.通过对采样数据进行加窗处理来减少了频谱泄漏产生的误差.为了提高FFT工作频率和节省FPGA资源,采用了由1 024点复数FFT计算2048点实数FFT的算法.此外还介绍了一种计算复数模值的近似算法.  相似文献   

4.
介绍了FPGA设计中的同步设计技术及实现,给出了FFT运算实例,比较了采用FPGA同步设计前后FFT运算速度的不同,通过比较采用同步设计前后FFT运算速度的不同,可以看出合理采用FPGA同步设计技术可以大大提高系统工作频率.  相似文献   

5.
快速傅里叶变换(FFT)算法的优劣直接影响信道化接收机的性能.文章围绕信道化接收机中的FFT模块进行研究,提出了一种可以对数据进行并行处理的FFT算法.并根据实际工程应用要求,将目前普遍采用的复序列运算改为实序列运算.文章以MATLAB软件进行理论运算,在现场可编程逻辑门阵列(FPGA)芯片环境下用Model Sim软件进行逻辑功能仿真,两者结果进行比较后表明,文中设计的算法结果正确,逻辑资源利用率高,完全符合要求.  相似文献   

6.
一种EW接收机信号处理系统的设计与实现方法   总被引:5,自引:2,他引:3       下载免费PDF全文
设计了一种基于FFT/IFFT、全FPGA实现、环形结构的电子战数字接收机信号处理系统,它由4片FPGA分别实现高速数据传输接口、FFT/IFFT运算及信号的时/频域检测。该系统可完成1~1024 K点的FFT运算及1~64 K点的IFFT运算,可检测出4个同时到达的脉冲雷达信号的脉冲描述字参数。系统中FPGA以分布式、多总线、并行、流水方式工作,当采用256 K点的FFT变换3、2 K点的IFFT变换时,检测出4个信号的典型用时约20 ms。  相似文献   

7.
在分析基-2 FFT算法的基础上,提出一种用FPGA实现FFT的方法.用块浮点机制,动态扩大数据范围,在速度和精度间得到折衷;模块化设计,易于实现更多点数的FFT运算.采用Verilog语言编程实现,在Quartus II和Modelsim平台下进行逻辑综合和时序仿真,时序分析结果与Matlab计算结果相比较验证了程序的正确性.  相似文献   

8.
直接序列扩频信号快速捕获   总被引:8,自引:0,他引:8  
提出一种新的基于频域并行搜捕法的改进型快捕电路结构.该结构利用设计复用技术实现FFT单元和IFFT单元的复用;通过软件计算本地伪码FFT,并将其结果存储在ROM中,使硬件规模大幅减少;采用并行设计提高系统的运算速度;采用块浮点算法提高动态范围和运算精度.整个快捕电路由一块FPGA XC2V3000-5实现,工作时钟为29 ns,精度为1/4码片情况下,伪码捕获仅需4.145 ms.仿真和测试结果验证了设计的正确性.  相似文献   

9.
设计了一款基于ARM单片机的线性调频连续波(LFMCW)雷达测距系统,其采用三角波调制的LFMCW雷达实现目标距离测量。介绍了LFMCW雷达的基本结构和实现目标距离测量的原理,并重点研究了LFMCW雷达测距系统的信号处理算法——快速傅里叶变换(FFT)和线性调频Z变换(CZT)联合的测距算法(FFT/CZT联合算法)的实现。经理论计算和MATLAB仿真分析表明,FFT/CZT联合算法可以显著提高计算效率和精度。  相似文献   

10.
一种雷达信号侦察处理器的设计与实现   总被引:1,自引:0,他引:1  
研究一种基于FFT/IFFT、全FPGA实现、环形结构的电子战数字接收机信号处理器.该处理器由4片FPGA分别实现高速数据传输接口、FFT/IFFT运算及信号的时/频域检测,FPGA以分布式、多总线、并行、流水方式工作.可检测最多4个同时到达的脉冲雷达信号的载波频率及脉冲描述字等参数,当采用256 K(1 K=1024)点的FFT变换3、2 K点的IFFT变换时,检测出4个信号的典型用时约20 ms.由一块板卡完成了数据的接收、运算和时频域信号检测等工作.  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号