eLoran接收机的数字滤波器设计

根据eLoran信号的特点,采用内插结构FIR带通滤波器与LMS自适应滤波器相结合的方法,滤除eLoran信号中频带内、外的噪声和干扰。首先利用内插结构FIR滤波器抑制带外干扰,在直接FIR滤波器的基础上介绍插值滤波器设计方法,根据eLoran信号的频谱特性设计出满足要求的内插结构FIR带通滤波器,通过比较发现:在相同的参数下,插值滤波器比直接FIR滤波器节省了很大的阶数,在工程应用上有很大的优势,而且所要求的频带越窄,采样率越大,节省资源的百分比就越大。其次,采用LMS自适应滤波器可以很好地滤除频带内的干扰和噪声,从而有效恢复理想eLoran信号。     

一种高速数字FIR滤波器的VLSI实现

文章实现了一种高速数字FIR滤波器.为满足FIR滤波器的速度要求,采用了一种基于"移位-加"的专用常数乘加器来实现常系数滤波器的乘加运算.该常数乘加器基于CSD编码技术,采用3-2压缩器,并以华莱士树为其基本结构,与传统的直接实现结构相比运算速度明显提高,与应用在通用乘法器的并行乘加器相比又具有较小的面积.该文所设计的FIR滤波器,已作为内插滤波器应用在一种高速D/A转换芯片中.     

软件无线电中高速FIR内插成型滤波器的设计和实现

从设计原理和软件实现两个方面对软件无线电中的FIR(有限长单位脉冲响应)内插成型滤波器的设计与实现的方法进行了分析。以降低滤波运算量,提高性能,减少数据缓存量与输出延迟为目标,采用基于子滤波器时分处理的多相滤波器的设计方法。在此基础上,运用切比雪夫逼近法来计算内插滤波器的频响,并针对具体的数字无线电台的内插滤波器的几种实现方案进行了比较。     

基于FPGA的并行FIR数字滤波器硬件实现及优化

阐述了基于有限脉冲响应数字滤波器FIR的可编程逻辑器硬件实现的优化和改进方案.介绍了FIR滤波器原理及传统线性FIR滤波器的实现结构,提出了并行FIR滤波器的结构改进思路,详细地说明了各模块具体功能的实现及采用技术,最后给出了并行FIR的拓展应用方案.     

巴特沃斯小波构造与应用研究

讨论了小波与正交滤波器组的相互构造关系，以及由正交滤波器组构造小波所要满足的正规性条件，分析比较了由有限冲激响应（FIR）滤波器组构造出的小波与无限冲激响应（IIR）滤波器组构造出的小波，将基于IIR滤波器组的7阶巴特沃斯小波与基于FIR滤波器的Daubechies小波在信号降噪中中的效果进行了比较，得到了低阶IIR滤波器组构造的小波可以与高阶FIR滤波器组构造出的小波分析效果相似，证明Daubechies小波作为小波变换的一个分支，可以在数字信号处理中得到良好的应用。     

多速率信号处理的设计与实现

多速率信号处理是软件无线电的理论基础，该文介绍了一种高效的多速率信号处理方法，即采用CIC滤波器、HB滤波器、FIR滤波器和多相滤波器等实现抽取和内插以达到改变信号速率的目的。文中介绍了各种滤波器的基本原理，分析了设计实现时需要注意的问题，并给出了采用这种多速率信号处理方法实现数字下变频的设计结果。     

用高密度可编程逻辑器件实现参数化FIR滤波器

从提高FIR滤波器的处理速度出发，在传统结构的基础上导出减少乘、加次数的优化结构，并利用FLEX器件系列中的查找表LUT结构构成向量乘、加运算，提高滤波器的工作速度并节省器件资源。最后，利用Altera公司的MAX PLUSII软件进行了并、串FIR滤波器的逻辑设计，达到了硬件实现参数化FIR滤波器的目的。     

一种新型的FIR滤波器

在原有FIR滤波器结构的基础上给出全相位数字滤波器的结构，推导出了全相位数字滤波器的输出公式，并用实验证明全相位滤波器具有良好的滤波频率特性。     

基于一维PCA-EIR技术的二维SVD-FIR滤波器设计

为了减少2D有限冲击响应(FIR)滤波器的硬件执行复杂度,采用基于主成分分析(PCA)的1D外插脉冲响应(PCA-EIR)滤波器设计技术,合成了基于奇异值分解(SVD)的2D FIR(2DSVD-FIR)滤波器系统中的所有1D FIR子滤波器.在不影响2D FIR滤波器频率响应指标的前提下,如果1D EIR技术所合成的1D FIR子滤波器的硬件执行复杂度低于原型1D FIR子滤波器的硬件执行复杂度,则前者可替代后者;反之,原型1D FIR子滤波器保持不变.仿真结果表明,在不影响2D FIR滤波器频率响应性能的前提下,与传统的2D SVD-FIR滤波器设计相比,采用1DPCA-EIR技术设计2D冲击响应矩阵SVD-FIR滤波器和2D频率响应矩阵SVD-FIR滤波器,可使其硬件执行分别减少8.85%和7.37%的乘法器,而加法器则分别减少13.15%和13.19%.由此可知,1D PCA-EIR技术可用于合成任意1D FIR滤波器.     

FIR数字滤波器综合实验设计

把Matlab软件与CCS 5.5软件相结合，完成FIR数字滤波器综合实验设计.借助Matlab软件中的FIR数字滤波器设计函数，求得FIR数字滤波器的单位脉冲响应h(n).通过h(n)得到FIR数字滤波器的直接型网络结构，借助Matlab函数tf2sos,求得FIR数字滤波器的级联型网络结构的系数矩阵和增益，得到FIR数字滤波器的级联型网络结构.提出了实现FIR数字滤波的线性卷积计算方法.根据FIR低通或高通滤波器的截止频率ω_c,设计了输入序列x(n).借助CCS 5.5软件，设计实现FIR数字滤波器的直接型网络和级联型网络滤波的C语言程序，很好地完成对输入序列x(n)的滤波.仿真实验结果表明，借助Matlab软件和CCS 5.5软件能够较好地完成FIR数字滤波综合实验设计.     

基于MATLAB的64阶FIR滤波器的设计

数字滤波器在数字信号处理中有着广泛的应用。它分为有限长脉冲响应（FIR）滤波器和无限长脉冲响应（IIR）滤波器。通过比较,从FIR数字滤波器稳定性和线性相位的特性出发,利用MATLAB实现64阶FIR低通滤波器的设计,并对被高频干扰的信号进行滤波处理,达到预期的实验结果。     

基于频率遮掩法的磨音信号处理

利用有限冲激响应(FIR)滤波器进行磨音信号处理时,滤波器的阶数过高,会引起滤波器实时性交差及硬件成本增高等问题,采用频率遮掩法(FRM)对磨音信号进行处理,仿真结果表明,与传统的FIR滤波器相比,应用频率遮掩法时,选择合适的内插值能有效降低FIR滤波器的阶数,进而提高磨音信号处理的实时性及降低硬件成本.     

语音子带编码中正交镜象滤波器的微处理器设计与实现

应用目前广泛使用且价格低廉的微处理器设计并实现了用于语音子频带编码中的正交镜象滤波器,为克服微处理器速度慢和精度低的缺点,提出并采用了一系列方法,例如分配算法,附加硬件逻辑以及多微处理器结构体,用32点FIR滤波器和Z80A-CPU,当存贮的中间值的精度为16比特,输入信号精度为12比特时,所实现系统的最高采样频率为9000赫兹,完全满足了实时处理语音信号的要求。     

分布式算法在乘法模块中的应用

本文基于分布式算法的基本原理,提出了基于查找表结构的分布式算法应用于信号处理中的乘法模块的思路,并以32阶FIR低通数字滤波器中的乘法模块为例,利用FIR滤波器的线性相位特性减小电路规模,采用分割查找表减小存储空间,采用流水线技术和并行分布式算法结构提高了滤波器的速度。最后指出此种算法适用于乘法模块的广阔前景。     

基于分布式算法FIR滤波器的FPGA设计

FIR滤波器是一种被广泛应用的基本的数字信号处理部件。针对采用常用方法设计实现FIR滤波器存在的问题,提出基于分布式算法设计并在FPGA上高效实现严格线性相位FIR滤波器的方案,通过编程仿真得到满意的结果。该方法实现FIR滤波器器件体积小、性能可靠、价格低廉、设计周期短,可作为高速数字滤波设计的较好方案。     

FIR带通数字滤波器的有效实现

本文介绍了不对称和对称带通 FIR 滤波器。在单支路的实现中,滤波器由一个 RRS 滤波器和一个幅度均衡器级连组成;在两支路的实现中,每个支路由两个 FIR 节级连而成。在每一个支路中,第一个 FIR 节是成形滤波器,它有很稀疏的脉冲响应(这大大地减少了运算次数);第二个 FIR节是插入器,它把成形滤波器中不需要的通带频谱分量衰减到预给的阻带指标以下。用两个不同字长的 RRS 滤波器级连,可以使一个滤波器节的零点抵消另一个滤波器节的旁瓣峰值,并能减少计算的复杂性。这些结构能方便地调整带通滤波器的中心频率,并且具有良好的合入噪声和系数量化灵敏度特性。     

面向 HEVC 的高效插值滤波 VLSI 架构设计

为满足 HEVC(High Efficiency Video Coding)标准解码器中数据高吞吐率和高访存量的要求, 提出了一种 面向 HEVC 的高效率分像素插值滤波 VLSI(Very Large Scale Integration)架构设计。 在 HEVC 标准分像素插值算 法的基础上, 构造高并行度和流水线的插值滤波 VLSI 架构; 利用滤波器系数反转对称性, 设计可复用 8 阶滤 波器结构, 以减少滤波器硬件面积; 在传统的单输入通道插值器的基础上, 设计两路并行的 8 输入插值器, 以 提高数据吞吐量。 实验结果表明, 该设计能在频率为 34. 2 MHz 下完成 1 920伊1 080@ 30 帧/ s 视频解码需求, 同时, 能够满足 3 840伊2 160@60 帧/ s 视频的实时传输。     

基于FPGA的在线可重配置数字下变频器的设计与实现

研究基于现场可编程门阵列(FPGA)的在线可重配置数字下变频器,实现了根据输入信号的3个参数(中频信号频率、中频信号带宽和中频信号采样率)自动生成最优的数字下变频器(DDC)结构和DDC参数的方法. 同时实现了一种优化的FIR滤波器,与传统FIR滤波器相比,利用FIR滤波器线性相位和系数对称的性质,采用预相加的方法减少1/2的乘法运算量,实现了资源占用率和速度之间的平衡,节省FPGA资源. 实验结果表明了该方法的灵活性和有效性.      

基于FPGA的高速、高阶FIR滤波器设计

基于FPGA的查找表LUT结构,提出了一种改进DA算法,在时域实现高速、高阶FIR滤波器,以满足雷达数字脉冲压缩的需要,并在Xilinx公司的VertexIIFPGA上进行了试验验证。