H型栅/源漏非对称结构CMOS在 PDSOI标准单元建库中的应用

基于0.35 μm SOI工艺平台,进行PDSOI CMOS标准单元建库技术研究.讨论选用H型栅和源漏非对称结构CMOS建立PDSOI标准单元的优点,根据0.35 μm SOI CMOS工艺设计规则进行标准单元库设计,并设计了标准单元测试芯片.     

基于TSV的3D IC层次化物理实现技术

随着集成电路特征尺寸逼近物理极限,硅通孔（TSV）实现层间互连的三维集成电路（3D IC）成为延续摩尔定律的一种趋势.但现有集成电路设计工具、工艺库、设计方法尚不成熟,难以实现三维集成中超大尺寸基板芯片的时序收敛问题.为此,本文提出了一种利用现有传统的EDA工具完成基于TSV的3D IC物理设计的流程.首先,用热应力模型将三维硅通孔投影成二维阻挡层,从而将三维集成电路设计转化成若干含阻挡层的二维集成电路分别实现;其次,针对超大尺寸基板芯片的时序收敛困难问题,提出了一种标准单元布局方法,通过在版图中划定若干固定放置区用于限定关键时序单元的摆放,并迭代确定这些关键单元在固定放置区中的位置,实现大尺寸芯片的时序收敛.基于所提出的三维集成电路设计流程完成了一款三维集成的网络路由芯片基板芯片的设计,结果表明,相比传统的设计流程,提出的3D IC物理设计流程可使超大尺寸基板芯片从时序无法收敛优化到可收敛并满足时序要求,验证了所提出的3D IC物理设计流程的可行性.     

基于太阳能光伏电池组件的微芯片电源电路设计

采用无线通信技术实现太阳能光伏组件的电流、电压、温度等重要数据采集、传输、汇聚,一般必须安装数据采集和通信控制电路板在太阳能光伏组件板上.电路板上主控微芯片工作电压在3.3 V左右,若用太阳能光伏电池组件发电为微芯片提供电能,则有必要研究设计一种特殊的供电电路,该电路必须具备适于比较宽的输入电压范围,确保输出的低电压不变,工作效率高,考虑充分利用微芯片资源,简化设计,降低成本.针对CC2530微芯片设计研究一种自适应宽动态电源电路,该电路巧妙利用CC2530芯片中的MCU产生PWM波实现电源控制,获得稳定的3.3 V输出电压值,解决太阳能光伏的组件数据采集电路板安全稳定的供电问题.其创新之处在于实现了一片CC2530芯片采集数据、无线通讯和电源管理的目的,简化了电路,省去了传统采用的独立DC-DC电源模块.实验证明,基于CC2530芯片设计的自适应宽动态电源电路工作效率高,输出电压稳定.     

科技简讯

CI1003人工耳蜗ASIC芯片在清华大学研制成功中国约有250万以上的全聋患者,靠普通的助听器无法听到任何声音,只有采用人工耳蜗才有可能恢复听力。清华大学微电子学研究所于1996年开始人工耳蜗ASIC芯片的研制工作,经过多年不懈的努力,终于自主研发成功CI1003人工耳蜗专用集成电路,能够完成电源恢复、数据传输和刺激脉冲形成等功能。CI1003芯片采用1.2μm双层金属布线N阱CMOS工艺制造,芯片面积为3.56mm×3.67mm,最高载波频率为10MHz,在500kHz工作频率下,工作电流为0.2mA,可以输出15kHz的刺激脉冲。CI1003人工耳蜗专用芯片具有4种刺…     

一种基于时延和功耗双重优化目标的布局算法

针对标准单元模式的超大规模集成电路布局问题,提出一种新的基于时延和功耗双重优化目标的布局算法.在以优化时延为目标函数的布局结果基础上,进一步降低芯片的功耗特性,并通过算法设计较好地解决了两者优化方向的一致性.通过标准单元测试电路的实验结果表明,该算法在时延及功耗优化方面综合性能良好.     

空间辐射效应防护的标准单元库设计与实现

为提高空间环境下电子设备的可靠性,提升抗辐射加固SOI(Silicon on Insulator)集成电路的设计效率,通过构建完整的建库流程,自主设计开发了基于33 V 035 μm PD（Partly） SOI CMOS(Complementary Metal-Semiconductor)工艺平台,并面向Synopsys电子设计自动化软件的抗辐射加固标准单元库。标准单元采用H型栅及源漏非对称注入结构,以提高抗辐射性能,最后对该单元库进行了电子设计自动化工具流程验证和测试验证。实验结果表明,检错纠错验证电路功能符合设计要求,抗总剂量水平大于300 krad (Si)。     

一种近阈值电压标准单元特征化建库方法

面向近阈值电压下库单元的实际使用情况,针对传统库文件查找表误差较大的问题,提出了一种近阈值电压下对标准单元的特征化建库方法.通过对标准单元实际应用情况的分析,重新界定了查找表的边界;通过分析电路综合结果与电路仿真结果的相对误差,重新确定了查找表的规模;从而提高了近阈值电压下标准单元库准确性.该方法对smic55nmCMOS工艺的库文件在0.6 V电压下特征化建库,并进行误差评估,结果表明,该方法相较于传统方法建立的库文件,准确性提高了16%～63.51%,减小了查找表误差,有效提高了库文件的准确性.     

0.35μm高速真随机数芯片设计

设计了一种基于混合布尔网络的混沌真随机数发生器,其熵源由18节点自治布尔网络构成,用于产生高幅值(～3 V)、大带宽(～780 MHz)的布尔混沌;利用同步布尔网络对布尔混沌进行采样、量化,最终实现了实时速率为100 Mbps的真随机数产生。同时完成了真随机数发生器的ASIC芯片设计,芯片采用中芯国际SMIC 0.35μm 3.3 V CMOS标准工艺,核心电路面积0.02 mm~2.利用Cadence Spectre仿真器,对芯片版图进行了后端仿真验证。仿真结果表明,该芯片可以在100 MHz时钟下输出满足随机性检测标准的真随机数序列。     

一种无磁流量计量芯片的设计

分析了无磁传感器的工作原理,提出一种高灵敏度的无磁计量算法.设计了一款无磁流量计量芯片的系统架构,通过I2C接口可完成对芯片的工作模式、传感器设置、采样频率等参数的智能控制,采用0.6.μm工艺进行了流片.仿真测试结果表明,该芯片可实现90°叶轮转角的测量.在3.3.V供电电压下,芯片正常工作时电流为5.μA,休眠模式下电流为0.01.μA,可广泛用于流量和热能仪表中.     

基于标准单元模块化放置的集成电路物理设计

在集成电路物理设计过程中,降低芯片制造成本,提高芯片性能是提高半导体产品市场竞争力最重要的因素。本文介绍了基于标准单元模块化放置的集成电路设计方法,从而减小芯片的面积,提高芯片的性能。以一款经过TSMC0.35um工艺流片验证的非接触式读卡芯片为例,对比不同方法进行芯片设计的面积、利用率、性能等,从而证明方法的可行性和有效性。