超小型低相噪毫米波锁相源的研制

该文介绍了毫米波锁相源的研制情况，将毫米波锁相源分为毫米波组件、微波基准源和毫米波锁相环路３个模块为研制，采用一些最新的单片器件和一体化的毫米波组件来实现小型化，同时采用宽带锁相环、低噪声锁相环以及合理的方案设计来实现低相位噪声，使得研制的毫米波相源具有小型化、模块化、低相位噪声等特点，可广泛用于各种雷达、通讯、测试等设备中。     

低抖动高线性压控振荡器设计与仿真分析

设计一种应用于锁相环(PLL)电路的压控振荡器(VCO).该电路采用浮空电容结构,相对传统接地电容结构,可提高电容充放电幅值,减小时钟抖动.快速电平检测电路,使电路在未采用反馈和补偿的前提下,减小环路延时,从而实现高线性.电路采用CSMC 0.6 μm CMOS标准工艺库实现.仿真结果表明:振荡频率为0.79,24,30 MHz时的相位噪声达到-128,-122,-120 dBc·Hz^-1@1 MHz.通过调节外接电阻电容,使得电路在3~6 V电源电压下,输出100.0~3.0×10⁷ MHz的矩形波,电路兼具低相位噪声和高线性特性.     

一种低杂散低相位噪声频率合成器的设计

本文介绍了一种宽频带、捷变频、低相位噪声、低杂散的频率合成器,并对主要指标的进行了分析,实际设计的频率合成器达到了预期目标。在设计中,采用了微波电路计算机辅助设计(CAD)软件对部分电路进行了设计、优化和仿真,提高了设计效率和产品可靠性。     

低功耗自适应偏置无片外电容低压差稳压器

设计了一款低功耗自适应偏置无片外电容低压差线性稳压器.为了解决由于设计和工艺中存在不匹配造成每级误差放大器不同类型输入管的反型系数在自适应偏置下变化不同步问题,提出了由循环折叠共源共栅放大器和跨导提高放大器构成的误差放大器结构,同时采用推挽输出结构提高了对功率管的驱动能力.该无片外电容低压差稳压器采用嵌套密勒补偿和自适应偏置,解决了轻负载时的稳定性问题,同时提高了轻负载下的电流效率.芯片采用SMIC 0.18 μm CMOS工艺设计,版图面积为0.019 9 mm2.蒙特卡罗后仿真的结果表明,其负载电流范围为10 μA～100 mA,最大负载寄生电容为100 pF,最小负载下静态电流为1 μA,负载调整率和电源调整率分别为3.5 μV/mA和0.372 mV/V.设计的低压差稳压器具有低功耗、无片外电容、面积小的优点,是片上系统中电源管理知识产权核的良好选择.     

高效低噪二阶状态空间数字滤波器误差谱成形

本文给出误差反馈高效计算低舍入噪声(高效低噪)二阶线性状态空间(LSS)数字滤波器的设计方法。对窄带数字滤波,新结构比高效低噪原结构可降低噪声15dB,比原结构的最优LSS实现降低10dB。同时保持了原结构的运算高效性、溢出极限环稳定和低系数灵敏度等特性。用新结构并联实现高阶窄带椭圆滤波器,比用原结构和最优LSS结构的并联实现分别降低噪声13dB和9dB。     

L,S波段宽频带、低相噪混频锁相频率合成器

分析了宽频带、低相噪锁相频率合成器的设计方法,并给出宽频带、低相噪频率合成器的设计方案.采用分段混频分频PLL频率合成器,实现了基于大规模锁相集成芯片Q3236的宽带锁相频率合成器.其输出频率为1 000～2 160 MHz,频率步进20 MHz,相位噪声优于-98 dB/Hz(偏离载频1 kHz处),杂散抑制优于60 dB,输出功率Pm＞8 dB.测试结果表明,该设计有效地扩展了信号带宽,达到了极低的相位噪声.     

改进的相位噪声公式与低相位噪声振荡器设计

由Leeson公式出发,分别考虑了谐振器有载Q与无载Q的比值、放大器增益以及回路损耗对振荡器相位噪声性能的影响.得出对应的计算公式和优化参数,并设计出X波段高Q蓝宝石低相位噪声振荡器.蓝宝石谐振器的插损为7.9dB,谐振模式为E5,1,1 δ,有载Q值为4×104,无载Q值为9×104左右,放大器增益为12 dB.采用R ＆ S的FSUP相位噪声测试仪测出偏离载频1 kHz处,相位噪声优于-117 dBc/Hz, 载频为10.99 GHz.     

基于锁相环原理的相位噪声优化实践

针对传统的相位噪声分析方法无法得到PLL的动态行为这一缺陷,提出通过线性叠加的方法来分析PLL中噪声的动态行为;首先理论分析了PLL各模块的相位噪声模型以及各模块相位噪声对总的相位噪声的贡献;随后以LMK04806的第二级锁相环PLL2为例,采用控制变量法,使用PLL仿真软件进行仿真分析,通过仿真数据说明各参数对总的相位噪声影响大小;最后结合具体实例验证了方法对PLL相噪设计具有指导意义。     

无线传感网射频芯片中4.8GHz低功耗压控振荡器设计

为满足无线传感网射频收发芯片中频率综合器的应用需求,采用TSMC 0.18 μm RF CMOS工艺设计并实现了一个4.8 GHz低功耗LC压控振荡器.电路核心采用电流源偏置的互补差分负阻LC振荡器结构以及3 bit开关电容阵列,输出采用共源级缓冲.给出了电路设计,对噪声抑制进行了分析,并在Cadence环境下完成了版...     

低相噪、低功耗连续调谐双核压控振荡器

采用GF 55 nm CMOS工艺,设计一种可应用于调频连续波(Frequency Modulated Continuous Wave,FMCW)雷达系统中的低相噪、低功耗连续调谐双核电感电容压控振荡器(Voltage-Controlled Oscillator,VCO).该VCO通过三线圈变压器将两个振荡核心和缓冲放大器相互耦合.通过双核耦合结构实现了低相位噪声,同时也保证了较宽的连续频率调谐范围.采用电流复用技术,将缓冲放大器通过中心抽头变压器与核心电路耦合,大幅降低了由双核结构引起的高功耗,同时为电路提供了较高的输出功率,解决了双核耦合VCO的质量因数(Figure of Merit,FoM)普遍较差的问题.后仿结果表明,该VCO实现了28 G～32 GHz的13%的连续频率调谐范围,相位噪声在1 MHz偏移下低至-105 dBc·Hz-1.在1. 2 V电源电压下,包括缓冲放大器在内的总直流功耗仅为13. 5 mW,输出功率可达4. 5 dBm.电路实现了183 dBc·Hz-1的FoM.     

低相噪介质稳频振荡器的设计

介绍一种高稳定低相位噪声介质振荡器的微波源的设计方法,通过合理选择振荡管,提高回路负载Q值,减少电源纹波等方法有效地降低相噪。给出实验结果。应用表明,该振荡器具有噪声低,频率稳定度高,高Q值等特点。在多个领域具有较广泛的实用价值。     

2．4GHzCMOS低噪声放大器的设计

基于0．18μmCMOS工艺,采用共源共栅源极电感负反馈结构,设计了一个针对蓝牙接收机应用的2．4GHz低噪声放大器（LNA）电路．分析了电路的主要性能,包括阻抗匹配、噪声、增益与线性度等,并提出了相应的优化设计方法．仿真结果表明,该放大器具有良好的性能指标,在5．4mw功耗下功率增益为18．4dB,噪声系数为1．935dB,1dB压缩点为-14dBm．     

GHz VCO分析与设计

设计了一种用途广泛的VCO电路结构。所设计的VCO电路采用负阻差分振荡器的基本结构,主要对该电路进行了功耗分析,同时也对相位噪声、调谐范围、频率稳定性等方面进行了探讨。设计中采用电源电压为3.3 V,中心振荡频率约为2.44 GHz,21%的调谐范围,以及符合DCS-1800标准的低的相位噪声,重点是达到了较低的功耗。     

低噪声放大器在毫米波辐射计中的应用研究

针对传统全功率辐射计灵敏度低、结构复杂、等效噪声温度高、功耗高等特点,采用低噪声放大器代替传统全功率辐射计的检波前部分,对天线接收到的微弱热辐射信号直接在射频段进行放大后直接检波,提高了辐射计的灵敏度。首先,分析了辐射计的工作原理;然后,分析了辐射计灵敏度及其影响因素;最后,进行了改进后辐射计样机设计并详细计算了灵敏度指标;且对样机性能进行了实际测量。通过对比分析表明,低噪声放大器的引入使得同等条件下毫米波辐射计的灵敏度得到了很大提升;同时具有功耗低、体积小、噪声小、结构简单等优点,有利于毫米波辐射计在弹载武器上的应用。     

适用于4通道100 Gbps SerDes的两级架构正交12.5 GHz低功耗低抖动时钟发生器

为了缓解多通道SerDes中高频时钟信号在长距离传输中引入的噪声过大和功耗过高的问题,设计了一种应用于多通道的低功耗低抖动两级锁相环结构;同时为了进一步降低噪声性能,在第2级锁相环中设计了一种采样鉴相器。该设计将第1级LC振荡器锁相环产生的低频时钟信号（3.125 GHz）传输到各通道收发机后,将该信号作为第2级参考信号,再采用小面积的环形振荡器锁相环产生正交的高频时钟 (12.5 GHz),这种结构降低了高频时钟在片上长距离传输的距离,提高了收发机的时钟质量;此外该技术避免了使用高频缓冲器,降低了功耗。其中第2级锁相环通过无分频鉴相技术提高了第2级环振锁相环的噪声性能。该时钟发生器电路整体功耗为100 mW,第1级锁相环相位噪声拟合后为-115 dBc/Hz,第2级环形振荡器电路在1 MHz处相位噪声为-79 dBc/Hz,锁相环电路产生的时钟信号整体抖动为2.7 ps。正交时钟偏差在300 fs以内。相比传统时钟发生器,该设计性能有较大提高,功耗有明显降低,适合应用于100 Gbps SerDes中。     

基于无线传感器网络的噪声监测系统的设计

针对传统监测手段的局限性,提出了基于无线传感器网络的噪声监测系统的设计方案,详细阐述了环境噪声监测系统的体系结构以及无线传感器网络节点的硬件设计和软件功能的实现方法。该系统采用低功耗设计,可实现对环境噪声的远程实时监测。     

低噪声放大器高线性度偏置的数学证明

通信技术日新月异,通信产品的更新换代越来越快,性能越来越优,客服体验要求越来越高,无疑对通信芯片的设计提出了更高的要求和挑战。通信芯片的核心在于接收机,而接收机的关键在于低噪声放大器。低噪声放大器的核心指标是噪声、增益和线性度。低噪声放大器线性度对整个系统的线性度起着重要作用,它的非线性越小越好。低噪声放大器的线性度受偏置电路的直流阻抗影响较大。文中对一种工作在S波段,能极好地提高低噪声放大器线性度的偏置电路给出了数学证明。     

超低频天线设计中的运动感应噪声研究

为进一步改善超低频天线收信性能,建立了磁场天线的理想振动模型,分析了天线灵敏度设计对运动感应噪声的影响,详细推导了均匀灵敏度天线的运动感应噪声功率谱,并在相同条件下与抛物线型灵敏度天线作对比,对比结果表明,2种天线在不同频率和天线长度下诱发的噪声强度不同,但均匀灵敏度型天线诱发的噪声始终要多于抛物线型灵敏度天线。通过优化配置线圈的电磁结构,给出了实际天线灵敏度的设计方法。针对运动感应噪声功率谱影响较大的横向力分布谱密度,通过多项式拟合和指数拟合的方式设计了新的表达式,利用该表达式进行仿真实验,并在不同天线长度和潜艇航速下,与目前主流的横向力分布谱密度函数进行对比分析。仿真结果表明,数据拟合得到的运动感应噪声谱密度随着天线长度的增加而降低,随着潜艇航速的加快而增大;指数拟合方式诱发的运动感应噪声强度与主流表达式诱发的强度基本一致,多项式拟合方式诱发的运动感应噪声相对较低。     

一种高性能的低压CMOS带隙基准电压源的设计

提出一种新型的芯片内基准电压源的设计方案,基准电压源是当代数模混合集成电路以及射频集成电路中极为重要的组成部分。为满足大规模低压CMOS集成电路中高精度比较器、数模转换器、高灵敏RF等电路对基准电压源的苛刻需要,芯片内部基准电压源大部分采用基准带隙电压源。研究并设计了一种低功耗、超低温度系数和较高的电源抑制比的高性能低压CMOS带隙基准电压源。其综合了一级温度补偿、电流反馈技术、偏置电路温度补偿技术、RC相位裕度补偿技术。该电路采用台积电(TSMC)0.18μm工艺,并利用Specture进行仿真,仿真结果表明了该设计方案的合理性以及可行性,适用于在低电压下电源抑制比较高的低功耗领域应用。     

移动通信基站前端LNA的设计与仿真

以FET管ATF36077实现基站接收机前端的低噪声放大器(LNA).首先根据设计指标确定FEIT管的直流工作点及偏置网络;其次通过输出端并联电阻元件以及对器件源端的电感值进行优化,以保证放大器工作的稳定性;最后以最小噪声系数和最大增益要求设计输入和输出匹配网络.结果表明:工作频率为1.92～1.98 GHz时,既可满...