GaAsMMIC压控带通有源滤波器的一个实现

采用负阻电路以及由作者自行构造的模型设计的集成化平面肖特基变容管,应用ＧａＡｓＭＭＩＣ技术实现了Ｌ波段大调频范围压控带通滤波器．该滤波器具有２００ＭＨｚ的３ｄＢ带宽,其中心频率调频范围约６００ＭＨｚ,从１．０～１．６４ＧＨｚ,并具有足够的带外抑制比．全部偏置电路均在芯片上,芯片占用面积１．６ｍｍ×１．８ｍｍ．     

高性能GaAs微波单片集成电路负阻压控带通有源滤波器

在前期对ＧａＡｓ微波单片集成电路负阻压控带通有源滤波器进行理论及实验研究的基础上,针对国内工艺技术的特点,提出了提高其性能的电路结构及其设计技术。该设计采用宽带放大器级联负阻压控带通有源滤波器,在输入端设计π型宽带匹配电路,并采用经实验验证和优化设计的平面压控变容管。模拟结果表明,该压控带通滤波器性能优越,有１０ｄＢ以上插入增益,通带宽度约３０ＭＨｚ,调频范围宽约４００ＭＨｚ,工作于１．４４￣１．     

高稳定特高频（UHF）锁相振荡源研究

本文论述的２７００ＭＨｚ高稳定度锁相振荡源的设计过程。用１０ＭＨｚ晶振对２７００ＭＨｚ压控振荡器进行锁相,改善了输出信号指标。相位噪声指标为：Ｌ（１０ｋＨｚ）〈－９３ｄＢＣ／Ｈｚ、输出功率大于１０ｍＷ,杂散抑制〈－６５ｄＢＣ。     

电感及电容结构的压控振荡器电路设计与仿真

随着通信技术对射频收发机性能要求的不断提高,高性能压控振荡器已成为模拟集成电路设计、生产和实现的关键环节。针对压控振荡器设计过程中存在相位噪声这一核心问题,文中采用STMC 0.18μm CMOS工艺,提出了一种1.115 G的电感电容压控振荡器电路设计方案,利用Cadence中的Spectre RF对电路进行仿真。研究结果表明:在4～6 V的电压调节范围内,压控振荡器的输出频率范围为1.114 69～1.115 38 GHz,振荡频率为1.115 GHz时,在偏离中心频率10kHz处,100 kHz处以及1 MHz处的相位噪声分别为-90.9 dBc/Hz,-118.6 dBc/Hz,-141.3dBc/Hz,以较窄的频率调节范围换取较好的相位噪声抑制,从而提高了压控振荡器的噪声性能。     

一个1.5V低相位噪声的高频率LC压控振荡器的设计

介绍了一种适用于DCC-1800系统的压控振荡器的设计,中心频率为3．6GHz．分析并比较了三种降低相位噪声的方法并进行了仿真验证,然后阐述了3．6GHz压控振荡器器件尺寸的优化分析．采用电感电容滤波技术降低相位噪声,在偏离中心频率600kHz处,仿真得到相位噪声为-117dBc／Hz,调谐范围达到26．7％．VCO电路在1．5V电压下工作,静态电流为6mA．     

一种低电源电压的CMOS四象限模拟乘法器

介绍了一种工作在低电源电压下的ＣＭＯＳ四象限模拟乘法器,为保证在较低的电源电压下较大的线性电压输入范围和较小的非线性失真,电路采用了特殊的设计。ＳＰＩＣＥ的模拟结果表明,在±２．５Ｖ电源电压下,线性输入范围大于±１．５Ｖ,在此范围内该电路的皮失真小于０．８％,－３ｄＢ带宽分别大于３．０ＭＨｚ和８．５ＭＨｚ,功小于１．４ｍＷ。     

500～1000MHz微波镜象抑制混频组件的研制

介绍一种Ｌ波段微波镜象抑制混频组件的设计和制作．该组件采用先进的微带技术,选用贴片式平衡混频块,结构紧凑．在５００～１０００ＭＨｚ频率范围内,镜象抑制度小于-２６ｄＢ,噪声系数小于３ｄＢ．     

应用于IMT-A和UWB系统的双频段开关电流源压控振荡器设计

采用TSMC 0.13μm CMOS工艺设计了一款宽带电感电容压控振荡器(LC-VCO).LC-VCO采用互补型负阻结构,输出信号对称性较好,可以获得更好的相位噪声性能.为达到宽的调谐范围,核心电路采用4 bit可重构的开关电容调谐阵列以降低调谐电路增益,并使用可变电容在每段开关电容子频带上实现调谐.此外,压控振荡器的设计采用了开关电流源、开关交叉耦合对和噪声滤波等技术,以优化电路的相位噪声、功耗、振荡幅度等性能.整个芯片(包括焊盘)面积为1.11 mm×0.98 mm.测试结果表明,在1.2 V电源电压下,UWB和IMT-A频段上压控振荡器所消耗的电流分别为3.0和5.6 mA,压控振荡器的调谐范围为3.86～5.28和3.14～3.88GHz.在振荡频率3.534和4.155 GHz上,1 MHz频偏处,压控振荡器的相位噪声分别为-122和-119 dBc/Hz.     

文摘预登

高性能ＧａＡｓ微波单片集成电路负阻压控带通有源滤波器田　彤1,罗晋生2,吴顺君1(1.西安电子科技大学,710071,西安;2.西安交通大学)在前期对ＧａＡｓ微波单片集成电路负阻压控带通有源滤波器进行理论及实验研究的基础上,针对国内工艺技术的特点,提出提高其性能的电路结构及其设计技术.该设计采用宽带放大器级联负阻压控带通有源滤波器,在输入端设计π型宽带匹配电路,并采用经实验验证和优化设计的平面压控变容管.模拟结果表明,该压控带通滤波器性能优越,有10ｄＢ以上插入增益,通带宽度约30ＭＨｚ,调频范围宽约400ＭＨｚ,工作于1.44～1.82Ｇ…     

一种基于电磁带隙谐振结构的K波段压控振荡器(英文)

报道一种工作在K波段的压控振荡器的设计和性能。该压控振荡器采用基于pHEMT工艺的有源器件,用紧凑的边缘通孔电磁带隙谐振结构替代传统的谐振电路,实现压控振荡器的小型化。测试结果表明,该电路工作频段为22.9~25.6 GHz,在23.6 GHz的最大输出功率为10.4 dBm,且在24~25.6 GHz频段的输出功率平坦度小于1 dB。在偏离载频1 MHz处测得的压控振荡器相位噪声约为95 dBc/Hz。整体电路面积为17 mm×7.5 mm。     

一种高速低相位噪声锁相环的设计

设计了一种1．8V、SMIC0．18μm工艺的低噪声高速锁相环电路．通过采用环行压控振荡器,节省了芯片面积和成本．通过采用差分对输入形式的延时单元,很好地抑制了电源噪声．与传统的简单差分对反相器延时单元相比,该结构通过采用钳位管和正反馈管,实现了输出节点电位的快速转变,整个电路芯片测试结果表明：在输入参考频率为20MHz、电荷泵电流为40μA、带宽为100kHz时,该锁相环可稳定输出频率为7971MHz—1．272GHz的时钟信号,且在中心频率500kHz频编处相位噪声可减小至-94．3dBc／Hz。     

基于0.35 μm CMOS的高性能LDO稳压器设计

为降低芯片负载波动及电源干扰对系统输出的影响,以提高芯片性能,基于0.35 μm CMOS(Complementary Metal Oxide Semiconductor)工艺,采用Cadence设计了高性能的无片外电容低压差(LDO:Low Drop-Out) 线性稳压器集成电路,给出了负载瞬态响应增强网络以及电源干扰抑制增强网络的设计方案并进行了仿真实验。实验结果表明,电路具有良好的线性调整率和负载调整率,各项性能指标均符合行业标准,系统在3～5 V的输入电压范围内,稳定的输出电压为2.8 V,电源抑制比在高频1 MHz时达到-46dB,负载变化引起的输出电压过冲小于55 mV。     

电荷平衡式电压频率转换器的设计

介绍了电荷平衡式电压频率转换器的电路设计与工艺制作 ,并给出了研究结果。设计的电路输入电压为 0～ 10 V,输出频率为 0～ 1MHz,在满刻度为 1MHz下其非线性度小于 0 .5 %。可广泛应用于航空、航天、雷达、通信、导航以及远距离传输等领域     

一种基于电磁带隙谐振结构的K波段压控振荡器

报道一种工作在K 波段的压控振荡器的设计和性能。该压控振荡器采用基于pHEMT 工艺的有源器件, 用紧凑的边缘通孔电磁带隙谐振结构替代传统的谐振电路, 实现压控振荡器的小型化。测试结果表明, 该电路工作频段为 22.9~25.6 GHz, 在 23.6 GHz的最大输出功率为 10.4 dBm, 且在24~25.6 GHz 频段的输出功率平坦度小于 1 dB。在偏离载频 1 MHz处测得的压控振荡器相位噪声约为?95 dBc/Hz。整体电路面积为 17 mm×7.5 mm。     

可用于快速稳定PLL的低时钟抖动VCO设计

设计了一种基于电流控制逻辑（CSL）架构的650MHz环型压控振荡器(VCO),对传统的共源共栅结构偏置电路作了进一步的改善,加了一个电压增益较大的放大器构成有源负反馈以提高抗电源噪声的能力.同时也提出了一种阻尼因子控制电路结构,使该VCO可用于快速稳定的锁相环(PLL).该VCO采用和舰0.18μm双阱CMOS工艺仿真,在频率为20MHz、峰—峰值为200mV的高频电源噪声下,其峰-峰抖动和RMS抖动分别为22.649ps和7.793ps。该VCO输出频率为650MHz,占空比约为52%,增益(Kvco)为925.88MHz/V,线性度良好,在1.8V的直流电源下功耗约为0.7mw。     

高速SerDes电路中电荷泵锁相环的设计

面向高速串行接口应用,设计一款低噪声、快速锁定的高性能锁相环电路,作为5 Gbit· s-1数据率的SerDes发射芯片的时钟源。该设计通过锁存RESET方式增加延迟时间,以减小鉴频鉴相器的死区效应,降低锁相环整体电路的杂散;其压控振荡器采用4 bit二进制开关电容的方法,将输出频率划分为16个子频带,以获得较大的输出频率范围,同时又不增加压控振荡器的增益;在SMIC 55 nm工艺下完成锁相环电路版图设计,核心芯片面积为054 mm2。后仿真结果表明:输出频率覆盖46~56 GHz,1 MHz频偏处的相位噪声在-110 dBc·Hz-1 附近。测试结果显示,RMS 抖动和峰峰值抖动分别为287 ps和134 ps,整体电路功耗为37 mW。     

适合SoC应用的片上集成输出电容快速响应LDO

提出了适合SoC应用的片上集成输出电容快速响应低压差线性稳压器（LDO）。通过使用一种新颖的双向非对称缓冲器,消除了由LDO传输元件寄生电容产生的右半平面零点。该零点的消除不仅提高了LDO的稳定性,而且可以有效拓展其单位增益带宽,从而改善瞬态响应性能。基于该缓冲器的LDO,其相位裕度大于55°,单位增益带宽可达1.7MHz,在负载电流以50mA/μs的速度阶跃变化时输出电压变化量小于100mV。     

基于多相位量化噪声抑制的分数频率合成器的实现

为抑制Σ-△调制器量化噪声对分数频率合成器输出噪声的影响,提出一种基于多相位分数分频器的频率合成器结构. 该结构可以避免毛刺并且主要电路模块不需要工作在高频,从而相应节省了功耗,同时分频器的输入可以不需要50%的占空比. 通过对比发现,对于环路带宽为1 MHz的宽带情况下的Σ-△分数频率合成器,多相位分频器技术可以减小频率合成器输出频谱的相位噪声达12 dB. 该频率合成器使用UMC 0.18 μm CMOS工艺实现,仿真结果证明它可以满足DVB-H系统协议指标要求.      

五电平电压型逆变器的变频SHE-PWM控制策略

采用两重H桥串联电压型逆变器输出五电平相电压,使用IGCT器件时可输出6kV线电压,适用于6kV电机变频调速装置。为改善逆变器输出电压的谐波特性,解决串桥之间功率的均分问题,提出了两种五电平SHE-PWM控制策略,给出了其实现原理,计算了3～50Hz内的变频变调制比的SHE-PWM开关角度,并在此基础上用数字仿真计算了各频率段下输出电压谐波含量。结果表明在不增加开关频率的前提下,比三电平逆变器消除的输出电压谐波次数更多,使逆变器输出LC滤波器的设计更加容易,同时可有效地均分两重串桥的有功功率输出。     

用于射频接收机的三阶多级Σ-△调制小数分频频率合成器的实现

基于TSMC 0.18 μm工艺实现了一款适用于射频收发机的全集成小数分频频率合成器. 设计中采用了三阶MASH结构Σ-Δ调制器以消除小数杂散,为节省芯片面积使用了环形振荡器,同时在电路设计中充分考虑了各种非理想因素以提高频谱纯净度和降低芯片功耗. 仿真结果表明,该频率合成器可以在900 MHz～1.4 GHz的频率范围内产生间隔为25 kHz的输出信号. 在1.2 GHz输出时,偏离载波频率1 MHz处的相位噪声可以达到-106 dBc/Hz, 锁定时间小于10 μs.