基于锁相环的滞后超前环路滤波器的设计与仿真

为了改善锁相环电路的稳定性以及其相位噪声性能,基于对锁相环路传输特性的分析,提出并实现了一种新的高阶滞后超前环路滤波器的设计方法.该电路适用于高速锁相环及时钟数据恢复电路.通过调节环路滤波器元件的参数,可以满足不同的电路要求.对环路滤波器版图数据进行了PSPICE模拟,其结果表明,锁相环电路的相位裕量在40°~50°范围内时,电路的锁相时间、输出波形的形式都能够达到最优的状态.     

一种高性能电荷泵锁相环电路的设计与实现

设计了一种电荷泵锁相环电路.采用2/3分频电路、时序鉴相器、差分输入-单端输出结构的电荷泵和多级环形压控振荡器结构,外接PLL环路滤波器,利用SMIC 0.18μm CMOS工艺设计.Hspice仿真测试结果表明,实现的PLL可作为可编程倍频器,可调节范围宽,当锁相环锁住之后,控制电压几乎不变.所设计的PLL满足要求,可应用于频率合成器.     

250 MHz 时钟产生电路中低抖动锁相环的仿真与设计

提出了一种基于行为级的锁相环(PLL)抖动仿真方法.分析了压控振荡器的相位噪声、电源和地噪声以及控制线纹波对输出抖动的影响.采用全摆幅的差分环路振荡器、全反馈的缓冲器以及将环路滤波器的交流地连接到电源端等措施,减小了PLL的输出抖动.给出了一个采用1st silicon 0.25μm标准CMOS工艺设计的250 MHz时钟产生电路中低抖动锁相环的实例.在开关电源和电池供电2种情况下,10分频输出(25 MHz)的绝对抖动峰峰值分别为358 ps和250 ps.测试结果表明该行为级仿真方法可以较好地对PLL的输出抖动做出评估.     

高阶有源锁相环路滤波器的设计与仿真

基于频率响应的设计方法,本文对四阶电荷泵锁相环滤波器进行了设计和仿真,利用时间常数与滤波器组件的关系,推导和分析了环路滤波器的传递函数,并在Matlab环境下仿真得到了理想的相位裕度和环路带宽.实验表明,该高阶有源锁相环路滤波器可以在保证相同的鉴相杂散抑制的同时,可允许更宽的环路带宽和更高的鉴相频率,从而改善了锁相环的带内相位噪声性能.     

锁相与频率合成课程的仿真与实验研究

介绍了锁相环的基本原理。为加深学生理解,利用电路仿真软件PSPICE实现了锁相与频率合成课程实验的仿真,并以一阶和二阶无源滤波器仿真实验为例介绍了其实现方法。给出了一种主流的电荷泵锁相环的三阶环路滤波器的设计方法,并对该环路滤波器进行了仿真及实验验证。通过利用PSPICE进行锁相环的仿真和对电荷泵锁相环的环路滤波器进行实际设计,可以有效地加深学生对课程的理解和掌握,并为学生实现电路的自主开发和设计提供一个平台。     

二阶PLL特性参量的一种新测试方法

通常测量二阶锁相环(PLL) 的自然角频ωn 和阻尼系数ζ时,需要分别测量环路直流总增益和滤波器的时间常数等有关参量,此方法繁琐且误差较大.本文讨论一种通过输入小频偏的调频信号,可以方便、且较准确地测出理想二阶PLL的ωn 和ζ的实际值.该方法同样适用于非理想二阶环,以及由相位超前无源比例积分器构成的二阶环.     

基于可变带宽可控根FLL-PLL跟踪算法分析与仿真

在信号跟踪环节中,载波跟踪是关键部分,而载波跟踪的改进主要体现在载波环路滤波器的设计上.为了均衡载波同步的跟踪精度、环路带宽与快速同步3者之间的矛盾,提出了基于相位锁定检测量的自适应可变带宽的锁频环(FLL)与锁相环(PLL)相结合的跟踪方案,同时利用可控根法来完成数字环路滤波器参数的设计.由仿真结果得出可控根法可直接设计数字滤波器参数而不依赖模拟概念,同时基于自适应变带宽的锁频辅助锁相跟踪环路可以扩大锁定范围,适应更高动态,自适应变带宽可以在不影响锁定精度的条件下缩短锁定时间,达到快速同步.此方法可折中载波跟踪的各性能,达到平衡状态.     

二阶PLL特性参量的一种新测试方法

通常测量二阶锁相环（PLL）的自然角频ωn和阻尼系数ζ时，需要分别测量环路直流总增益和滤波器的时间常数等有关参量，此方法繁琐且误差较大。本文讨论了一种通过输入小频偏的调频信号，可以方便，且较准确地测出理想二阶PLL的ωn和ζ的实际值，该方法同样适用于非理想二阶环，以及由相位超前无源比例积分器构成的二阶环。     

锁相调频发射机原理及设计

介绍了锁相环调频发射机的原理,分析其传输特性,指出环路设计时应注意的问题.分析影响有源滤波器特性的因素,并对其仿真,验证该设计能够满足系统的要求.     

高稳定BPSK信号载波相位同步算法

基于二相相移键控(BPSK)信号幅度剧烈变化会严重影响数字锁相环的环路带宽和稳定性,提出了一种数字自动增益控制(AGC)和锁相环(PLL)联合的高稳定BPSK信号载波相位同步算法.采用指数增益放大非相关反馈自动增益控制环路对输入调制信号进行幅度调整,使输出AGC的调制信号幅度稳定在预定值,再将幅度稳定调制信号输入到数字三阶PLL进行精确载波相位估计.仿真结果表明,算法避免了数字三阶PLL由于调制信号幅度变化带来的环路不稳定,且在信噪比(SNR)动态范围内,保证环路噪声性能满足BPSK信号解调的要求.     

90nm CMOS工艺高速锁相环设计与优化

基于TSMC90nm CMOS工艺设计了一款高速锁相环.为优化锁相环整体的相位噪声及参考杂散性能,分析了差分电荷泵和LC压控振荡器的相位噪声,并且讨论了多模分频器的设计方法.高速锁相环的整体芯片版图面积为490μm×990μm.测试结果表明,在频偏1MHz处的相位噪声为-90dBc,参考杂散为-56.797dBc.      

PLL两点调制在跳频通信GMSK调制源中的应用

阐述了PLL两点调制的基本原理,并在ADS软件环境下,验证了两点调制在慢跳频通信GMSK调制源设计中应用的可行性.并且利用ADS软硬件协同仿真的功能进行了电路的相噪和杂散性能测试.     

用于超小型快速截获接收机的频率合成器

该文针对超小型快速截获接收机的需求，研究了锁相式频率合成技术，采用宽带锁相环和电压预置法来提高频率捷变速度，同时，采用带阻滤波器，相位补偿电路来改善宽带锁相环的杂散性能和稳定性。     

基于Richards变换与Kuroda规则的微带低通滤波器的设计仿真

首先分析基于Richards变换与Kuroda规则的微带低通滤波器的结构和设计原理,然后以一个5阶契比雪夫低通滤波器为例,给出基于Angilent ADS2005软件仿真平台的设计步骤,通过调用ADS软件仿真平台提供的宏函数进行设计,避免冗长繁杂的计算过程,大大缩短滤波器设计周期;并采用分形技术对滤波器结构进行优化,获得满意的滤波器性能.     

基于FPGA的GPS接收机跟踪环路设计与实现

为提高GPS基带芯片跟踪环路的性能,提出一种基于FPGA跟踪环路的具体设计与实现方案.研究了GPS接收机跟踪环路的基本原理,在分析现有算法的基础上,采用锁频环辅助锁相环、动态码环和载波环辅助码环策略,利用Xilinx公司FPGA软硬交互工作方式的优点,在一片FPGA芯片上实现整体方案.该设计方案可提高系统的运行效率,节省系统资源,降低硬件成本.试验结果验证了其可行性与有效性.     

改进型FBD谐波检测法在有源滤波器中的应用

论述了FBD(Fryze-Buchholz-Dpenbrock)谐波检测法的基本原理,针对FBD法受限于锁相环电路以及滤波环节存在的不足做出了改进。首先设计了一种基于电压序列分解原理的基准电压提取方法,得到与基波正序电压同频同相的电压信号代替锁相环的作用,提高了检测精度且易于实现;其次使用滑窗迭代DFT(discrete fourier transform)滤波模块替代低通滤波器,同时利用小波变换对各相谐波的细节部分进一步完善,提高了滤波环节的实时性和准确性。最后通过仿真分析,验证了改进方法的正确性和优越性。     

PLL两点调制在跳频通信GMSK调制源中的应用

阐述了PLL两点调制的基本原理，并在ADS软件环境下，验证了两点调制在慢跳频通信GMSK调制源设计中应用的可行性。并且利用ADS软硬件协同仿真的功能进行了电路的相噪和杂散性能测试。     

锁相环与锁频环在数字Costas环中的应用

基于锁相环和锁频环的模型,研究了由两者构成的数字Costas环结构和性能.首先介绍了传统的数字Costas环模型,接着给出了鉴相器、二阶环路滤波器和三阶环路滤波器的结构,在此基础上分析了基于锁频环的数字Costas模型,实现了扩大Costas环的跟踪范围和提高跟踪精度的目的,最后给出了仿真结果,分析了两种环路单独和相结合后的应用和特点.