基于CPLD/FPGA技术的数字系统设计研究

CPLD/FPGA是复杂的可编程逻辑器件,都是由PAL、GAL等器件发展而来.CPLD/FPGA技术的数字系统设计,主要包括设计面积和速度两个方面,该文主要通过资源共享设计和流水线设计等来研究CPLD/FPGA技术的数字系统设计,希望在应用中有一定的借鉴作用.     

面向FPGA/CPLD的数字系统设计与实践

介绍一种在EDA软件平台上,应用VHDL对FPGA／CPLD进行自动化设计的流程,并用实例说明了在EDA平台上进行电路设计、实验的具体方法及研究．     

基于EDA技术的数字电压测量系统设计中几个关键问题的解决

基于EDA技术设计完成的数字电压测量系统，采用了VHDL语言进行硬件描述，以超大规模芯片如CPLD／FPGA为设计载体，进行适配编译、逻辑映射、编程下载．结合实践，通过对设计中几个环节的研究，阐述该系统的设计思路和方法．     

基于CPLD和VHDL的现代数字系统设计

介绍了以CPLD／FPGA芯片为核心,以VHDL设计语言为手段,以EDA软件为平台的现代数字系统设计方法和特点,并通过一个实例具体介绍了其自顶向下的设计过程。     

FPGA／CPLD技术在嵌入式系统的设计和应用

利用FPGA／CPLD实现嵌入式系统的硬件功能对于提高设计效率效果非常明显。而且FPGA／CPLD具有开发周期短,开发成本低,开发风险低和现场可灵活配置等特点。本文描述了一种大型工程图像控制打印机的嵌入式系统设计,且在软硬件划分阶段采用了与传统不同的实现方式,并且在系统结构层次上对系统的设计进行优化,大大提高了系统的效率。     

基于CPLD的串口控制继电器实验装置设计

以复杂可编程逻辑器件（CPLD）为核心,以CPLD／FPGA综合开发软件QuartusⅡ为开发平台,设计了一种通过RS-422串口远程控制的继电器实验装置。阐述了实验装置的软硬件设计方法并定义了串口通信协议。实验表明,该实验装置体积小、运行可靠,可以通过编程灵活更改继电器使用策略,具有很高的实用与实验价值。     

消除CPLD／FPGA器件设计中的毛刺

复杂可编程逻辑器件CPLD和现场可编程门列阵PFGA在现代数字系统设计中起着越来越重要的作用，但系统设计中出现的毛刺往往成为系统设计成功与否的障碍。本文介绍了CPLD／FPGA设计中毛刺产生的原因，详细分析了在EDA环境下对毛刺进行判断与定位的原理，论述了利用EDA工具消除毛刺的3种方法与具体实现。通过实例分析表明，借助于功能强大的EDA工具，不仅可以在设计中十分方便地发现毛刺，而且可以精确定位，进而寻找消除毛刺的最佳方法和进行结果的验证。     

FPGA的可靠时钟设计方案

对于现场可编程门阵列(FPGA)常见的6种时钟设计,根据建立时间和保持时间的要求,按照同步设计原则,分别给出可靠的时钟设计方案.利用这些方案来设计FPGA的时钟,可以更容易完成FPGA的项目设计,使得FPGA系统更稳定、更可靠.     

基于仿生方法的SOC模型构建

通过对CPLD／FPGA器件具有功能可编程特性、参数可配置特性、结构可重构特性的分析，建立了片上系统和生物系统的映射关系；在前人提出的进化硬件(Evolvable Hardware，EHw)、POE模型、电子胚胎和EDA工程的仿生设计方法的基础上，构建了片上系统的生物模型．     

嵌入式图像采集系统的硬件设计

结合足球机器人视觉系统介绍了实现嵌入式图像采集与处理系统的一些方法，设计了基于FPGA／CPLD和DSP的嵌入式图像采集与处理系统，包括CCD摄像头、SAA7111A、AL422B、EPM7128及TMS320VC5402，对系统各个组成模块间的时序电路逻辑进行了较详细的分析和方案设计．