基于FPGA的微处理器SET敏感性评估方法

为了快速准确地的评估微处理器单粒子瞬态(single event transient,SET)软错误敏感性,文章提出了一种改进的基于现场可编程门阵列(field programmable gate array,FPGA)故障注入的软错误敏感性评估方法。该方法通过分析微处理器门级网表和时序文件,提取SET故障注入位置和传输延时信息,使用扫描链实现SET故障脉冲的注入,同时考虑了时窗屏蔽效应、逻辑屏蔽效应和电气屏蔽效应对SET故障脉冲传播的影响;并使用该方法对PIC16F54微处理器进行了故障注入。实验结果表明,基于该方法进行故障注入及软错误敏感性评估所需的时间比Isim软件仿真方法提高了约4个数量级。     

一种有效评估桥接故障的IDDQ可测试性分析算法

鉴于传统的可测试性分析算法不能处理重汇聚扇出问题,该文提出了一种有效的评估电路桥接故障可测试性的IDDQ可测试性分析算法.这种算法是基于给电路中每个门施加基本矢量集的概率进行的.开始在原始输入端采用单值标记,通过电路分级和从原始输入端传播标记集可识别重汇聚扇出门,然后采用反向蕴含过程计算重汇聚门基本矢量的概率值,进行重汇聚扇出点的评价.实验结果表明这种算法可获得较精确的可测试性分析结果.     

运用电路蕴涵及拓扑信息提高数字电路故障压缩效率

为提高数字电路故障诊断的效率,针对传统故障压缩算法的压缩率不高、计算复杂的问题,提出新的解决方法.与传统方法不同,该方法通过对故障检测函数的分析得出决定电路中特殊结构的故障关系规律.首先利用电路蕴涵信息推导出电路中节点与其支配点之间故障等价与支配关系,随后总结出具有重汇聚扇出源与其分支之间故障关系的规律,故障关系与扇出分支的反向奇偶特性密切相关,并且受重汇聚节点逻辑功能影响,进而发展为运用电路蕴涵及拓扑信息来压缩故障的方法.基于ISCAS85 Benchmark的实验结果表明,该方法可有效判断出电路中可测故障的等价与支配关系,并且实现简单,计算量较小.     

基于伪门故障模型的PTM可靠度评估方法

为准确评价瞬时故障对电路可靠性的影响,通过将互连线故障建模在逻辑门的输入,建立伪门故障模型,并将之应用于基于Probability Transfer Matrix(PTM)的可靠度评估方法.在可靠度分析过程之中构建伪门并计算其PTM,从而计算出电路的PTM以及可靠度.通过对74系列电路和ISCAS85基准电路可靠度的计算验证了伪门故障模型以及基于伪门故障模型的PTM可靠度评估方法的有效性.     

FAN算法在瞬态电流测试产生中的应用

在不考虑冒险的情况下，对于CMOS电路中的开路故障，探讨了利用FAN算法进行瞬态电流测试产生的可能性，定义了三种不同的D前沿，并将测试产生分为激活故障，使无故障电路和故障电路的瞬态电流差别最大化，减少旁路的影响三个部分，实验结果说明，在不考虑冒险的情况下，将FAN算法应用于瞬态电流测试产生是可行的。     

数字电路瞬态故障低能耗自修复方法研究

当前大多数字电路瞬态故障修复方法需在人工处理下才可完成,修复效率低且能耗高。为此,提出一种新的数字电路瞬态故障低能耗自修复方法,设计了一种修复系统,其主要由自律控制模块与重配置执行模块构成,自律控制模块的核心是嵌入式NiosⅡ处理器,数字电路在出现瞬态故障的情况下,通过小波神经网络算法对数字电路瞬态故障进行诊断,判断电路是否正常运行。重配置执行模块包括逻辑计算节点LC与内部互联网络,主要作用是维持数字电路功能以及与其它模块之间施行信息传递。实验结果表明,所提方法能够有效诊断故障,故障修复成功率和平均适应度高,整体性能强。     

数字电路瞬态故障低能耗自修复方法

当前大多数字电路瞬态故障修复方法需在人工处理下才可完成,修复效率低且能耗高。为此,提出一种新的数字电路瞬态故障低能耗自修复方法。设计了一种修复系统,其主要由自律控制模块与重配置执行模块构成,自律控制模块的核心是嵌入式NiosⅡ处理器。数字电路在出现瞬态故障的情况下,通过小波神经网络算法对数字电路瞬态故障进行诊断,判断电路是否正常运行。重配置执行模块包括逻辑计算节点LC与内部互联网络,主要作用是维持数字电路功能以及与其他模块之间施行信息传递。实验结果表明,所提方法能够有效诊断故障,故障修复成功率和平均适应度高,整体性能强。     

基于蚂蚁路径的IDDT测试生成

始于90年代的瞬态电流测试（IDDT Testing）法可以检测出传统的电压测试法和稳态电流测试法所不能检测出的集成电路故障。瞬态电流测试产生需要一次产生两个或两个以上向量。其测试向量产生比较复杂,寻找高效的测试向量产生算法对提高测试效率具有重要意义。提出了一种基于模拟测试的蚂蚁路径瞬态电流测试产生算法。通过蚂蚁算法的自适应与正反馈的特点,寻找出一条测试集成电路故障的最佳路径,该算法思想简单,易于实现。通过SPICE模拟验证表明测试产生的结果是有效的。     

基于Vector Fitting的金属薄壳电磁脉冲屏蔽效能的计算

金属薄壳电磁脉冲屏蔽效能的计算是电磁兼容研究的基础。为评估金属薄壳电磁脉冲瞬态屏蔽效能,该文提出了一种任意波形激励情况下金属薄壳电磁脉冲时域响应的快速计算方法。该方法将金属薄壳频域屏蔽效能转移函数拟合为有理函数,根据拉氏逆变换性质,得到金属薄壳脉冲时域响应指数叠加的形式,从而采用递归卷积计算任意波形激励时金属薄壳的暂态屏蔽效能。该方法直接在时域内计算,避免了基于FFT(FastFourierTransformation)算法的时域频域转换;同时,采用递归卷积分格式,极大地提高了计算效率。通过与近似公式比较,证明了该方法比近似公式更为准确,计算速度更快。     

针对最小项伪装电路的逆向工程攻击方法

为了进一步提升最小项保护的IC(integrated circuit)伪装策略的安全性,针对其电路结构缺陷提出一种攻击方法,并分析其改进点.首先,对CamoPerturb提出的最小项保护伪装策略的实现技术进行分析,采用通路敏化和逻辑蕴含技术研究逻辑门替换引起最小项扰动原理.然后,借鉴FAN算法思想计算出伪装电路中更改的最小项与逻辑门,从而恢复初始电路结构.实验采用ISCAS89基准电路和openSPARC处理器电路,结果表明利用所提方法仅需数ms即可高效地破解CamoPerturb对IC的伪装.     

一种二十四脉波可控整流电路的故障在线诊断方法

研究了一种易于在实时诊断系统中实现的多脉波可控整流电路故障诊断方法。针对一类不带平衡电抗器的二十四脉波可控整流电路,分析了故障电压波形的产生与变化,将3个以内的晶闸管故障按整流波形的畸变规律分为121类,共计2904种故障状态。利用二值逻辑符号建立相应的24维故障模式向量,构造逻辑故障树,总结故障诊断定位算法,实现了从故障特征向量到定位向量的直接变换。仿真结果表明,该方法能快速准确地诊断出二十四脉波可控整流电路的各种故障。     

一种克服工艺参数影响的IDDT方法

在瞬态电流测试中,即使是同一设计的芯片,由于制作工艺参数的不稳定性,在输入相同的测试向量对时,会产生不同的瞬态电流,这就可能减小故障电路和无故障电路瞬态电流的差别,导致不能对电路是否有故障做出正确的判断。参考稳态电流测试中克服工艺参数影响的方法,针对开路故障,提出了一种在瞬态电流测试中克服工艺参数影响的方法,并利用Pspice软件对这种方法进行了模拟实验。模拟结果证明,该方法是可行的。     

DYL基本门的瞬态特性及应用

针对二值逻辑电路连线多,且每根线携带的信息量少的弊端,研究了多元逻辑电路(DYL)基本门的内部结构和瞬态等效电路图.通过将瞬态等效电路打包并在Multisim软件平台上构建了DYL基本门器件及其等效电路,对DYL线性"与或"门的瞬态特性进行了分析与内部参数估算,同时给出了仿真分析.利用多值逻辑设计原理分析了器件逻辑真值表,采用数字系统分层次的设计方法,设计了DYL二值-四值开关电路.实验结果表明:DYL线性"与或"门固有延迟时间很小,更适合于高速电路的设计.逻辑门电路所实现的多值逻辑功能,大大减少了电路连线,节省了芯片面积.     

未知逻辑的故障电路快速重构算法研究

针对未知逻辑的故障电路诊断与修复问题,研究了一种以同样功能的正常电路作为参考电路,然后利用电路逻辑快速重构算法进行故障修复的方法。该算法将对参考电路的逻辑功能采集与故障电路的逻辑功能重构同步进行,既能降低算法运行过程中的空间消耗,同时也避免了故障电路逻辑功能重构过程中,进行复杂的逻辑综合。此外该算法改进了传统的分块串行处理模式,解决了将采集数据分块并行逻辑综合的问题,提高了故障电路重构的速度。测试表明,相对直接的Q-M逻辑综合算法,该算法处理时间最快能减少70%。     

门级故障到寄存器传输级故障的映射

以一组 74系列集成电路产品和ISCAS85基准电路为例 ,研究了基本寄存器传输级 (RTL)元件的门级单故障到RTL故障的映射关系 .结果表明 :①对大多数电路来说 ,仅考虑电路的单个原始输出端出错将无法达到所希望的门级故障覆盖率 ;②RTL电路的实现不宜包含异或门、与或非门 (AOI)和或与非门 (OAI) ;③在选择差错模型时 ,不同功能的RTL电路需要同时考虑的差错数是不相同的 ,功能相同但仅局部逻辑结构有差别的RTL电路可以考虑相同数目的差错 .这些结论为研究超大规模集成电路的测试、容错设计与验证 ,以及基于故障注入的系统性能评估等技术提供重要依据 .     

强脉冲X射线场中散射能谱获取方法

通过对X射线与物质相互作用后产生的散射能谱的分析,可实现物质原子序数的提取,并可用于核材料等违禁品的探测。然而,高能X射线的特性对探测系统的屏蔽和时间响应提出了要求。该文提出了一种能够对脉冲X射线的散射能谱进行采集的实验方案:以LaBr3(Ce)晶体为X射线探测器来实现<100ns的散射光子分辨时间,以减少在5μs脉冲出束时间内的脉冲堆积问题;利用120MHz/14位的高采样率ADC(analog-digital converter)电路来采集前放电路的输出脉冲波形,并设计相应的离线算法将该波形数据重建为散射能谱;设计了合适的屏蔽结构,减少了来自加速器靶点的直接透射X射线和环境散射X射线对探测器的影响。利用该方案对11种具有不同原子序数的物质进行了测量,得到了它们的散射能谱,在511keV峰能量分辨率可达到5%左右。     

基于PLD的参差脉冲周期电路的竞争冒险

数字电路中的竞争冒险是数字系统设计时必须考虑的因素，在可编程逻辑器件中，这一问题变得更加重要。针对利用可编程器件设计的参差脉冲周期电路，分析其竞争冒险产生的原因，提出了修改电路结构解决竞争冒险的办法。仿真结果证明了该方法的有效性。     

一种无线植入式神经控制信号传输的数据编码方法

文中提出了一种新的数据编码传送方法.在外部模块用脉宽调制的方法将需要传送的数据进行编码,通过BPSK调制和解调方式传送到体内模块后使用时钟检测器、时钟分频器、脉冲宽度计数器以及脉冲逻辑判决器进行解码.这样体内模块和体外模块可以工作在不同时钟,使得电路的设计和验证大为简化.该方法已经成功应用于植入式无线神经信号获取系统的板级电路中,波形测试的结果显示了该方法的可行性.     

基于真值表演算的四量子电路综合方法

为了能以较小的代价高效地自动构造量子可逆逻辑电路,提出了一种新颖的四量子可逆逻辑综合方法.该方法首先将一个四量子电路的函数表示成真值表的形式;然后利用传统的递归思想,通过对换演算,将四量子电路映射函数的真值表分解成2块相互独立的三量子电路映射函数的真值表;再查找相应的最优三量子电路,直接生成相关电路;最后将对换运算的电路并入该电路,经过局部优化即可生成最终电路.分析结果表明,用该方法综合四量子电路能大幅减少TOF门的数量,平均需要15.74个TOF门,最多只需24个TOF门.同时该算法避免了穷举法所需的时空复杂度太大的问题,便于经典计算机实现.     

基于扇出因子计算的动态可测性分析方法

可测性分析用于指导数字系统的计算机辅助测试与设计．传统的静态可测性分析法可信度差,我们分析了这种原因,发现数字系统的逻辑性在测试生成中随时间（动态）变化是导致静态可测性分析失真的根本原因．据此,提出了一种新的动态可测性分析法．该法以多扇出重汇聚分析为基础,引入新概念扇出因子,成功地刻划了可测性分析的动态性,因而可在线性时空消耗条件下,获得高精度的可测度,并实现冗故障的充分识别．