基于CPLD的异步串行接口芯片设计

针对传统的异步串行接口设计方法,本文提出了通过VHDL语言在CPLD（复杂的可编程逻辑器件）上实现异步串行接口的设计方法．并通过MAXplus软件对软件程序仿真验证和硬件实测,结果表明,此电路工作正确可靠,灵活性强,能满足设计要求。     

SONY录像机的串口控制类设计

SONY录像机只提供RS-422接口,要控制SONY录像机必须采用计算机的COM口及RS-232/RS-422转换器.将SONY录像机的通信协议封装成VCRControl类,实现串口通信协议的模块化设计,并成功应用在多媒体信息管理系统中.     

基于CPLD测温电路的设计和实现

介绍一种基于可编程逻辑器件控制的数字温度计,从硬件和软件两方面介绍了CPLD温度控制系统的设计,对硬件原理图和程序框图作了简洁的描述.数字温度计与传统的温度计相比,具有读数方便,测温范围广,测温准确,其输出温度采用数字显示,该设计控制器使用XC2C256-7VQ100CES的CPLD芯片,测温传感器使用NTC热敏电阻,用LCD以串口传送数据,实现温度显示.这种温度计在测温范围为35℃～42℃时的精度为0.1℃,实验证明其具有很好的可靠性和实用性.     

基于CPLD的步进电动机控制

基于CPLD、主要用AHDL编程实现步进电动机控制电路并进行了仿真研究。该电路具有模块化、集成化和节省开发资源的特点,并且具有良好的扩展性、可靠性和较大的灵活性。具有一定的实用价值。     

一种基于CPLD的宽可调PWM信号发生器

介绍了自行研制的利用基于复杂可编程逻辑器件（CPLD）,实现的一种频率宽可调、高频调制的PWM信号发生器。该PWM信号的频率在1－2kHz可调,并调制在3－100kHz任意可调的高频脉冲上;其死区时间可调,且实现了2路信号输出互锁。     

基于单片机和CPLD的数字频率计设计

介绍了以89552单片机和复杂可编程逻辑器件（CPLD）为核心的数字频率计的设计．利用CPLD来实现频率、周期、脉宽和占空比的测量计数;采用单片机完成测试控制、数据处理和显示输出．同时,运用等精度的设计方法,克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点．实验结果表明,所设计的数字频率计性能稳定、测量精度高．     

基于CPLD的步进电机控制器

介绍了步进电机的工作原理,利用复杂可编程逻辑器件产生编码脉冲和控制信号,通过驱动放大电路实现了对步进电机速度和方向的精确控制,并用VHDL语言完成了程序的编写,给出了仿真结果并实际应用于电机的控制.     

基于CPLD的相位差测量方法研究及实现

针对传统相位测量方法测量精度不高、抗干扰能力差等缺点，采用复杂可编程逻辑器件CPLD和单片机的综合技术，应用CPLD进行相位和频率检测，单片机进行数据处理和显示，有效提高了检测精度和抗干扰能力。系统中的各种测量数据可通过液晶显示屏显示，并且具有日历，时间和掉电保护装置，具有良好的人机界面。     

用CPLD设计任意组合编码波形发生器

讨论了如何使用可编程逻辑器件设计任意组合编码波形发生器。结果表明，可编程逻辑器件组成的任意编码波形发生器与软件和D／A或EPROM等电路产生编码波形的软件编程法比较，具有调试修改方便，实用稳定可靠等优点。     

基于复杂可编程逻辑器件的数字频率计的设计与实现

采用自上向下的设计方法，设计了基于复杂可编程逻辑器件的数字频率计．以AT89C51单片机作为系统的主控部件，完成电路的测试信号控制、数据运算处理、键盘扫描和控制数码管显示．用VHDL语言编程，由CPLD（Complex Programmable Logic Device）EPM7128SLC84—15完成各种时序控制及计数功能．该系统具有结构紧凑、可靠性高、测频范围宽和精度高等特点．     

HDTV视频同步与消隐时序控制信号的CPLD设计

ATSC HDTV视频输出采用了SMPTE的相应标准．将像素计数与行计数相结合，采用统计行分类编码的算法对SMPTE274M、SMPTE296M、SMPTE293M和SMPTE295M标准的同步与消隐时序控制信号进行了多平台的仿真分析，并在ALTERA公司的EPM7128上最终实现了本设计．     

基于CPLD的CMOS图像传感器的驱动电路设计

在分析CYPRESS公司的IBIS5-A-1300-CMOS驱动时序的基础上,设计了多斜率积分的驱动时序发生器。选用复杂可编程器件（CPLD）作为硬件设计载体,使用VHDL语言对驱动时序发生器进行了硬件描述。采用QuartusⅡ5．0软件对所做的设计进行了功能仿真,针对ALTERA公司的CPLD器件MAXⅡEPM570T144C3进行适配。系统测试结果表明,所设计的驱动时序发生器满足CMOS相机驱动要求,而且在同步快门下还能调节积分时间。     

用复杂可编程逻辑器件（CPLD）实现的数字钟控系统

以Lattice半导体公司的ispLSI1032E-70PLCC84为典型器件,ISP Synario System 3.0为编程软件,介绍了利用在系统高密度可编程逻辑器件构成数字钟控系统的基本方法。     

基于复杂可编程逻辑器件的数字频率计设计

选用在系统可编程大规模集成ispLS11032-70PLCC84芯片作硬件电路，以Lattice Expert7.1作EDA设计工具，设计一种新型数字频率计，该频率计采用ABEL－HDL对其中的各部分元器件进行编程，实现了闸门控制电路、计数电路、多路选择电路、位选电路、段选电路等。频率计的测频范围：1Hz-70MHz。该设计方案通过了软件仿真、硬件调试和软硬件综合测试。     

智能通信控制接口软件的设计

阐述了以多媒体微机为核心的分布式多单元通信监控系统的结构和功能,主要叙述了智能控制接口软件的设计,提出了中心站和远端云台控制器使用分布式,其特点是系统扩容方便灵活,容易增加功能。     

应用可编程逻辑器件实现时间控制器芯片的设计

介绍了开发可编程逻辑器件的EDA软件和硬件的描叙语言VHDL主要特点，并以时间控制器电路设计为例，叙述了自顶向下的设计方法。