基于软件定义片上可编程系统的卷积神经网络加速器设计

针对图像识别领域卷积神经网络(convolutional neural network, CNN)的计算需求,根据CNN的结构特点,设计出一种基于软件定义片上可编程系统(software defined system on chip,SDSoC)的加速器。首先通过修改CNN网络结构文件,选用修正线性单元(rectified linear unit, ReLU)作为激励函数,在虚拟机上训练出卷积神经网络的参数。最终完成一种占用硬件资源少,图像识别时间短和精度高的CNN硬件加速器。实验结果表明,与传统的CPU对比其识别精度提高至80%以上,消耗仅占其4.16%,识别时间从通用CPU的十几秒缩短至毫秒。资源消耗与识别时间都得到了很大程度的降低,为进一步加速提供了参考价值。     

基于片上网络资源节点的通信协议研究

为了克服总线架构的SoC设计方法不能有效解决片内多处理器系统的通信问题,应用NoC(片上网络)将计算机网络技术移植到芯片设计中,提出了一种适宜于片上网络资源节点通信的单向总线架构。借鉴以太网数据帧格式定义了数据传输协议,利用软核处理器MicroBlazer作为主资源节点,Flash控制器和RS232串口控制器作为从资源节点,在Xilinx FPGA开发板上验证了单向总线架构的可行性。该总线易于扩展资源节点,可实现主资源节点对两个及两个以上从资源节点的同时访问。实验证明,本设计单向总线结构简单,资源节点易于扩展,提高数据传输速率,增强系统性能。     

片上系统(SOC)设计流程及其集成开发环境

从板级电子系统设计与芯片级电子系统设计之间区别入手，说明片上系统(SOC)引入导致嵌入式系统设计方法的变革。提出基于可编程片上系统(SOPC)的嵌入式系统设计流程及其所涉及的主要设计问题。在此设计流程的基础上，提出基于SOPC嵌入式系统的集成开发环境(IDE)架构。     

基于SystemC的片上系统设计

本文首先提出了一种基于SystemC的片上系统设计方法,它能够很好地实现软硬件的协同设计,接着提出了一种改进的基于UML建模的片上系统设计方法,此设计方法通过UML对顶层系统建模,用SystemC描述硬件部分,提高了芯片研发团队的协调工作能力,进一步加快了SoC产品的开发速度.     

基于FPGA的液晶驱动智能片上系统设计

基于FPGA的液晶驱动智能片上系统的设计方法.SOPC系统以FPGA为核心控制器,在Altera公司CycloneⅢ系列芯片EP3C25F324C8Z上,以SOPC Builder为设计环境,搭建了NiosⅡ嵌入式处理器及相应的外围驱动电路;利用FPGA丰富的逻辑资源及结合按各个功能分块的模块化设计思想,设计了SDRAM模块、FLASH模块、VGA模块、PLL模块等IP软核,并将多个模块组建到一片FPGA芯片上,实现了640×480液晶显示驱动控制.经过调试验证了基于FPGA硬件设计的正确性、可行性.     

基于现场可编程门阵列的高速光纤通信的实现

介绍了一种在现场可编程门阵列（Field Programmable Gate Array，FPGA）平台上实现光纤通讯的方法．利用Xilinx的EDK（Embedded Development Kit）开发包和Virtex-ⅡPro内部包含的Power PC硬核搭建起内部系统，然后利用Aurora IP核、高速串行收发器Rocket IO和SFP光模块实现高速串行光纤通信，并通过OPB-PCI桥实现系统和主机之间的数据传送．结果表明，这种实现方法简单、快捷、可靠，并且可以方便地实现数据的片上处理，具有很强的灵活性和可扩展能力，作为高速通信和数据处理的片上系统平台有良好的应用前景．     

FPGA片上调试方法

介绍了现场可编程门阵列的片上调试的方法,分析了该方法的优缺点,并重点介绍了片上调试系统的组成结构,同时以XILINX公司现场可编程门阵列为例,结合Xilinx公司ChipScope工具的使用,详细介绍了片上调试方法的具体实现.     

消息传递型片上多核系统的设计

基于消息传递的编程模型设计了一款片上多核系统，该系统在4SymboltB@4的2D mesh片上网络中集成了16个小型RISC处理器，这些处理器各自使用一个可配置的私有SRAM用于指令和数据的存储，而处理器间的数据包通信则通过虫孔交换的路由器及网络接口实现.此外，在软件层面实现了基本的数据传输与进程同步接口，并采用SPMD并行模式设计了3个应用案例，以对该系统进行验证和性能分析.仿真及FPGA测试结果表明，对于整数矩阵乘法、浮点FFT计算以及基于灰度图像的模板匹配问题，该多核系统的并行加速比最高可分别达到7.6，10.5和15.9.     

等效时间采样法在OTDR中的应用

等效时间采样法(Equivalent-Time Sampling)是一种不同于实时采样(Real-Time Sampling)的信号数字化方法。由于它可等效实现高速采样的数字化效果,所以这种方法在某些特定的场合(如测试仪表)得到了广泛的应用。本文描述了这种采样法的一般原理和特点、讨论了 DZK-1型光时域反射计(OTDR)是怎样用该方法实现高速信号采样的,并给出了该部分的实现框图。     

基于PSoC脑电信号采集系统

对自由活动大鼠神经信号的采集和处理系统进行了研究设计,主要包括脑电信号采集电极、前置放大和简单的滤波,应用片上可编程系统(Programmable Systen-On-Chip,PSoC)对信号进一步放大、实现AD转换并存储再经SPI总线控制无线发射模块打包发射出去,另一端利用具有全速USB功能的PSoC控制芯片接收信号并传输至计算机。无线采集可以达到让大鼠自由活动(10 m室内)的目的,上位机以图形(G)语言LabVIEW来设计信号显示界面,实现信号显示并对采集的数据做滤波、降噪、小波变换等处理。     

机器人控制器片上系统开放性的聚类分析

借助微电子领域中的片上系统,搭建良好的应用开发平台,构造开放式模块化机器人控制器,并利用聚类特性中有代表意义的评价指标即内聚和耦合对所实现的机器人控制器的模块化设计以及开放式结构进行理论分析.同时选取在实现模块化机器人控制器的过程中各个片上系统元素的建立时间和延迟时间等具体参数进行分析和比较.实验表明:利用片上系统实现的控制器,结构良好,模块化程度高,同类模块间平均距离短,内聚强;不同模块间平均距离长,耦合松,体现了良好的开放性.     

基于FPGA的双通道示波器

本系统基于数字示波器的基本原理，以单片机和FPGA组成的最小系统为控制核心，充分发挥FPGA的数据处理能力，将双口RAM写入其内部实现了普通示波器对被测信号的采样，存储与回放，又增加了等效采样和采样保持功能，极大的提高了系统的测量范围。系统具有实时采样和等效采样两种方式，以不大于1Msps的ADC实现200Msps对输A．1Hz～10MHz，Vp-p为2mY～8V的信号进行采样处理，显示波形无明显失真，幅度测量误差小于2％，频率测量精度优于0．01％，并能进行单次触发，AuTO和存储／调出波形的功能。     

嵌入式片上系统设计技术的理论基础及其应用

为了在紧迫的设计周期中完成高性能片上系统的设计,不得不在片上系统的设计中广泛的应用嵌入式的处理器。在单芯片上设计完成整个系统的特点引发了新的问题,本文总结了已有的支持嵌入式片上系统设计技术。     

基于SOPC数据采集系统的研究

SOPC是一种灵活、高效的片上系统设计方案,最早是由A ltera公司提出的.它的实质是SOC(Sys-tem on Chip)设计技术,与其他SOC设计技术相比,它的特点在于可编程性,也即它利用FPGA或CPLD器件的可编程性来进行SOC设计.SOPC设计的成功要求采用IP复用,以快速完成设计,得到价格低廉的硅     

片上系统(SOC)--个人电子产品的航标

无论从研发还是从商用的角度看，将众多的集成电路芯片和元件优化集合在一个单一的芯片系统中都是一个异常诱人的“成果”。片上系统（SOC）的出现则为我们带来了这种品尝果实的可能性，同时它更将对个人电子产品的变革起到一个里程碑式的作用![编者按]     

基于研究性教学的片上系统实验方法研究

研究性教学作为一种教学手段,对逐步培养学生的研究兴趣和能力具有十分重要的作用,实验是其中重要的环节。随着嵌入式技术的发展和广泛应用,《微机原理》课程已进行了深入的教学改革,作为先期课程,《数字逻辑》也必然进行相应的改革。片上系统SOC技术是改革的内容之一,而硬件描述语言HDL是SOC的重要基础。该文根据研究性教学和实验教学的特点,提出一种数字电路课程中HDL语言的实验方法,并给出了具体的例子。     

基于单片微机的功率因数监控系统

将8031单片微机应用于电力系统参数监控和功率因数自动控制。设计中采用了交流采样技术和相移检测技术，使系统抗干扰能力强，参数检测准确。     

基于反馈的片上多处理器系统层次负载平衡算法

针对现有负载平衡算法未能有效利用片上多处理器系统线程级并行性,没有考虑线程间数据共享与通信以及产生颠簸等问题,提出了一种基于反馈的层次负载平衡算法.采用层次式调度,将属于同一进程的多个线程静态调度到特定规模的内核子集上,并在此基础上根据系统实时负载情况在特定内核子集内动态迁移线程,以降低同一进程的多个线程之间的通信代价.在线程迁移过程中,引入反馈机制,即以系统颠簸情况为反馈信息,实时调整迁移数目,最终使系统较快地达到平衡.实验表明,基于反馈的层次负载平衡算法能使系统的平衡程度达到较高的水平,引入的反馈机制可使系统平衡速度提高 28%,并在系统平衡前使"颠簸"数目减少 54%.     

基于多FPGA的片上网络模拟平台设计和实现

针对片上网络的设计和优化问题,提出了一种基于多FPGA的片上网络模拟平台结构,用于加速片上网络的功能验证和性能评估.通过层次化设计和分布式流量管理器等技术,有效地提高了系统的灵活性,加速了片上网络的设计空间搜索.实验结果表明,多FPGA模拟平台不仅相对于传统的软件仿真具有500~10 000倍的加速比,与其他片上网络模拟平台相比也具有明显的速度优势.     

CMOS零中频接收机片上系统直流偏差的消除

针对CMOS直接下变频接收机片上系统,提出了采用系统优化设计与数字校正的综合方法来解决系统中的直流偏差问题.通过降低混频器开关级晶体管的偏置电流和片上系统技术的优化设计,将由器件不匹配和本振自混频造成的直流偏差控制在数字校正可以解决的范围内,在低功耗的前提下,通过数字校正的方法就可以进一步将直流偏差控制在系统允许的范围内.测试结果表明该方法有效.