纠错码的深度分布在其周期分布研究中的应用

将纠错码的深度分布与周期分布建立了联系.对于码长为2幂次的线性码,给出了用深度分布求解周期分布的方法,并确定了码长为2幂次的扩展汉明码和扩展循环码的周期分布.     

一种基于嵌入列扩展的±1改进乘积隐写码

现有的乘积码技术是基于特定奇偶校验矩阵H生成(n,k)线性分组码的,对2~(r1)-1×2~(r2)-1汉明码阵的1～2~(r1)-1行及1～2~(r2)-1列逐行逐列嵌入密文比特.乘积码是一种利用短码构造长码的并行级联分组码,译码采用相对简单的迭代译码技术.提出一种基于嵌入列扩展的±1改进乘积隐写码(plus-minus one modified product steganographic coding,±1 MPSC).与原有的完美乘积码(product perfect code,PPC)相比,增加了2~(r2)-1-1个嵌入列.此外,还提出一种新的嵌入技术,利用最低有效位及次低有效位建立异或数据链以降低反转次数,提高嵌入效率.理论分析与实验结果表明,该方法的嵌入率比原有的PPC算法提升近1.33倍,D-E曲线总体性能提升接近2%.     

SoC系统的并行性分析及划分

根据SoC发展的趋势,提出了将并行划分技术运用到SoC设计过程中的策略. 对SoC系统进行并行性分析,设计了一种SoC系统级的并行划分算法. 该算法建立在贪心算法的基础上,并改进了贪心算法的负载不平衡现象. 实验表明,在SoC系统中运用并行技术能有效地缩短执行时间.     

一种基于神经网络的并行设计活动调度方法

对并行产品开发过程中的活动进行调度,对于缩短开发周期、降低成本、减少返工和确保具有串行关系的活动尽可能地并行进行具有重要意义.针对并行活动调度问题提出了一种约束满足神经网络与启发式结合的算法.其中神经网络用于获得所有活动的可行的开始时间;用启发式算法求得基于资源约束的调度问题的可行解;然后用梯度搜索算法优化可行调度方案得到最终优化可行调度解.应用实例表明此法对并行活动调度的有效性和可行性.     

过盈联接实例及应用

为便于机器的制造、运输、维修等,联接在机械设备中被大量应用.机械联接宏观上分为动连接和静联接,在机器制造中,"联接"这一术语主要指机械静联接.机械静联接又分为可拆卸联接和不可拆卸联接,可拆卸联接常见的有螺纹、键、销联接,不可拆卸联接常见的有铆钉、焊接、胶接等.另外,还有一种过盈联接,根据过盈量的大小既可以做成可拆卸的,也可以做成不可拆卸的.过盈联接是利用零件间的过盈配合来达到联接目的,分圆柱面过盈联接和圆锥面过盈联接,其特点是结构简单、对中性好、承载能力大,但配合面加工精度要求高,装拆不便.     

MS图像分割在GPU和多核CPU上运行性能研究

为了获取快速、准确和可扩展的图像分割软件模块,根据并行稀疏基本线性代数子方程(PSBLAS)提出了一种图像分割的并行软件模块,即并行稀疏矩阵计算的公共库.该库采用了图形处理单元(GPU)的扩展版本,解决了稀疏线性三角矩阵在GPU上的应用,使得图像分割算法可以有效且透明地使用多模块并行结构.实验的每个计算节点由2个8核CPU Intel Sandy-Bridge E5-2670和192GB的RAM构成,各节点均配备了一个GPU NVIDIA K20,较大尺寸图像的快速精确分割验证了提出方案的有效性.同时,GPU和多核CPU上执行算法的加速比结果显示了加速比与内存边界的应用相关.     

用全息干涉术对植物向光特性的研究

本文利用全息干涉术测量不同植物的向光特性.为使零级条纹固定,克服植物表面不规则和弱反光性,采用了靠板技术.用并行试验同时观察法排除系统不稳定性的影响.作出了满意的结果.为研究植物活体变化提供了一种快速检测手段。     

基于汉明纠错机制的抗帧操作的视频水印

提出一种基于（7,4）汉明码纠错机制的抗视频帧操作的帧定位算法,可通过识别含水印帧来提取受到帧操作攻击的水印信息。首先利用改进的简单线性迭代聚类（simple lineariterative clustering,SLIC）超像素分割算法提取视频帧的固有特征X,这里X是一串7位的0-1序列,是由SLIC超像素分割算法通过预处理、量化等运算得到的聚类中心。将视频帧的固有特征X与汉明码结合形成一个特殊的编码S。以编码S为定位码,利用（7,4）汉明码的纠错机制修改1位可隐藏3位的性能来实现定位码的标识,再基于DCT-SVD（discrete cosinetransformation-singular value decomposition）分解将水印信息嵌入到含定位标识的视频中。实验结果表明,该算法不仅能抵抗帧删除、帧添加和重编码等攻击,也能抵抗常见的信号处理操作。     

延迟微分方程并行算法的收敛定理

用Runge-Kutta法求解微分方程,数值方法有高精度和强稳定性.用来求解Runge-Kutta方程的迭代法需要很大的计算量.一种选择是在t轴的步点上应用并行迭代法.针对延迟微分方程分析了一类特殊的并行迭代法的收敛性,数值算例表明这种算法是有效的.     

一类延迟微分方程的并行Runge-Kutta方法的稳定性分析

进一步分析了一类求解延迟微分方程的并行Runge-Kutta方法的稳定性,给出了当校正方法是刚性准确的和非刚性准确的情况下,迭代方法的稳定函数与校正方法的稳定函数之间的关系;同时证明了用该并行方法求解刚性延迟微分系统时,应取刚性准确的校正方法来构造相应的并行方法.     

Turbo空时分组编码的研究

空时编码是最近提出的使用多个天线应用于瑞利衰落信道的编码技术.文中结合分集技术对空时编码进行了综述,包括系统模型、编译码方法、设计准则,并在此基础上介绍了空时编码与外码的级联.     

Turbo码和空时块码接连调制系统的研究

采用空时分组编码与Turbo码级联技术，提高了经过衰落信道的无线通信系统可靠性．利用双天线发送分集和单天线接收系统，其中将1/2Turbo码作为外码、简单的空时分组码作为内码,叠代解码方案基于MAP算法．解码的复杂程度取决于外码格栅复杂程度．仿真结果表明，利用空时分组编码的发送分集，可在几乎不增加额外处理量的情况下显著提高系统的接收性能．     

高误码条件下线性分组码的盲识别

针对信息截获领域中线性分组码的盲识别问题,依据分组码的线性构造、校验性质及码重分布特征,提出了一种在信息熵高误码条件下基于矩阵秩信息熵与码重分布盲识别线性分组码的方法. 首先通过数据矩阵的秩信息熵识别出码长并由码重分布的信息熵函数准确计算出码字起始点,再根据系统与非系统线性分组码生成矩阵的特点,采用不同的计算方法正确求解生成矩阵,从而盲识别出线性分组码. 仿真结果表明,该盲识别方法在较高的误码条件下具有良好的识别效果.     

极大前缀码的性质及其计数

本文提出和证明极大前缀码的性质,证明了全体极大前缀码在语言连接运算下构成自由么半群.对有限极大前缀码的个数给出选推式:G_m表示所有最大字长不超过m的极大前缀码的个数,有G_m=1+G_m-1ⁿ,其中n是字母表X的字母个数.     

IRA码在混合信道上的高斯估计

将高斯估计方法运用到IRA码在具有加性白色高斯噪声和删除干扰的混合信道上的性能分析中,导出了IRA码在该信道上概率密度进化的递归等式和误码率的解析表达式.根据所得的解析结果,对IRA码在混合信道上的渐进性能进行了预测并提出了IRA码的优化设计方法.     

满发送分集度空时编码方法

提出了一种新的空时编码方法———对角块正交代数空时(DBOAST)分组码,该空时分组码能提供1符号/信道利用的符号传输率.介绍了新提出的DBOAST分组码的编码结构与解码方法;证明了对于准静态和快衰落信道DBOAST分组码能达到满发送分集度,具有比DAST分组码更大的编码增益;分析了含DBOAST分组码的等价信道容量;对DBOAST分组码的性能进行了仿真,并与其他空时分组码作了比较,证实了DBOAST分组码的性能优越性.     

利用强部分平衡t-设计构造分裂认证码

本文在有限域上的二维向量空间中构造了一个带约束的强部分平衡设计,在此基础上构造了完善分裂认证码.首先,借助方程组的理论构造了一个强部分平衡t-设计,得到了第一类分裂认证码.然后对第一类构造增加限制条件,得到了第二类分裂认证码.分别计算了两类认证码的r-阶欺骗攻击成功概率,并证明了它们分别是Ⅰ型和Ⅱ型的完善认证码.最后,分析了所构造认证码的性能.通过对具体实例的编码矩阵进行数值仿真,验证了本文构造的合理性和相应结论的正确性.通过与相关文献的结果进行对比,得出如下结论:本文信源数目较多,各阶欺骗攻击成功概率都达到最小;且所用理论较基础,编码算法更简单,模拟仿真易于实现.因此本文所构造的认证码,无论从传送信息量还是从安全性与实用性的角度来看,均具有一定的优势.     

原模图LDPC码的一种联合优化算法

根据深空通信的特点及需求,JPL实验室提出了性能比常规奇偶校验码更优的原模图低密度奇偶校验码,即原模图LDPC(low-density parity-check)码. 该文提出一种原模图LDPC码的联合优化算法,在不增加编译码复杂度的前提下能兼顾瀑布区性能,设计出地板区性能更好的码型. 理论分析和仿真结果表明,用该算法设计出的新型重复积累码与新型重复-积累-重复码与传统码型（重复积累码和AR4JA码）相比,可在高信噪比区域获得显著的编码增益,降低了错误地板.     

低资源消耗多边类型LDPC码译码器的FPGA实现

以低资源消耗和低功耗应用为基础设计了多边类型低密度奇偶校验码译码器. 该译码器采用缓存有效连通校验点计算单元与变量点计算单元. 分析和实验表明,与传统的部分并行译码器结构相比,若校验矩阵不具有特殊结构,该译码器可以减少近50% 的用于存储迭代信息的存储器;节约近90% 的用于传输迭代信息的多路选择器;节省80% 的变量点计算单元.