5/3提升小波变换及逆变换的FPGA设计方法

研究了提升小波的硬件实现方法,根据FPGA器件具有快速逻辑处理能力的特点,采用流水线的加法及桶状移位操作指令,设计了一种适合FPGA实现的快速小波变换硬件结构.采用基于Matlab的设计工具DSP Builder,在Altera FLEX10K20器件上实现5/3小波变换及逆变换的功能,并在Quartus软件下进行综合、仿真及下载.实验结果证明采用FPGA实现提升小波变换具有处理速度快、代码可移植性强的特点.     

基于FPGA和CIS的纸币图像采集及5/3提升小波图像处理方法

文章介绍了一种基于FPGA和CIS传感器的纸币图像采集系统及其对应的提升小波处理方法.系统利用FPGA实现CIS图像传感器和高速A/D转换器所需的各种驱动信号,完成实时图像采集;同时以FP-GA为核心,在硬件平台上实现5/3提升小波算法,并在Xilinx开发软件环境下进行仿真.实验结果表明通过合理有效的硬件设计和Ver...     

一种基于离散小波变换的数字水印算法

提出了一种基于离散小波变换的数字水印算法,水印采用有意义的二值图像.该算法是基于块的离散小波变换,即将原始图像和水印都分块后,再对各个块进行小波变换,利用混沌发生器将水印各块置乱后嵌入到图像的中频部分.试验结果表明,该算法具有较好的不可感知性和鲁棒性.     

基于FPGA的PSK解调器实现

自适应调制系统要求其解调器能够对多种调制方式进行解调.通过研究发现,采用合理电路结构与算法,可使基于FPGA(field-programmable gate array)的PSK(phase shift keying)数字解调器在仅改变部分电路结构的情况下,对多种PSK调制方式进行解调.对一些现有解调技术进行探讨,并利...     

基于FPGA的多通道脉冲幅度分析仪的设计

文章介绍了一种基于FPGA的多通道脉冲幅度分析仪的设计方案,论述了其硬件组成和阈值甄别的原理并实现了幅度甄别阈值的远程设定,基于FPGA的控制功能实现了能谱数据采集传输及其后处理。系统的控制和转换核心采用XILINX公司的XC3S400PQ208芯片,通过其内部的MicroBlaze软核处理器实现对比较电路甄别阈值的控制以及多道脉冲幅度分析的处理。测试结果表明,信号的阈值甄别精度达到0.8mV。整个系统的集成度高,性能稳定可靠,阈值的远程设定功能避免了近距离接触放射源。     

一种基于二维小波块阈值数字图像去噪方法

小波系数在一个小邻域里具有相似性，若充分利用周围小波系数的信息，分块对小渡系数进行阈值去噪操作，可以在保持图像平滑的同时，尽量多地保留图像的细节信息。对Cai＆Silverman的方法进行分析，将其拓展到二维信号去噪，并提出一种基于小波块阈值数字图像去噪方法．实验结果表明，谊方法不但能保留更多的图像细节，而且具有较好的峰值信噪比。     

SAA7111A芯片在视频图像处理FPGA设计中的应用

信息化产业的迅速发展促使视频图像处理技术广泛应用于各种领域,Philips公司生产的增强型视频输入处理芯片SAA7111A在图像处理前端实现了AD转换和解码的功能,该文介绍了该芯片的功能,并给出利用该芯片实现视频图像处理功能的FPGA板的软硬件设计方法。     

基于离散小波变换与小波包分解的语音增强算法

提出了一种基于离散小波变换（DWT）和小波包分解（WPD）的语音增强算法.该算法首先将带噪语音进行离散小波变换,并分别对离散逼近信号和离散细节信号采用不同的基小波进行小波包分解,再按照不同的规则选取阈值进行去噪,最后对去噪后的语音信号完成重构.计算机仿真表明,在计算量相当的情况下,该算法优于离散小波变换法去噪和小波包分解法去噪.     

基于提升技术的三维小波视频时域滤波方案设计

提出了一种新的三维小波视频时域滤波方案,通过小波提升技术实现运动补偿时域滤波,编码效率因为自适应滤波方式和子像素运动补偿的使用而大大提高;实验结果证明,该方案能较为有效地提高时域滤波后零系数的个数,为后面的熵编码中实现较高的压缩率提供了可能.     

基于FPGA的非线性节点探测系统

为了实现对非线性节点元件的探测,根据非线性半导体PN结的再辐射特性,利用FPGA对信号高速处理的能力,判别是否产生二次谐波信号,来设计并完成基于FPGA的非线性节点探测系统。测试结果表明:该FPGA系统性能完全能满足非线性节点探测中信号处理实时性要求。该研究对非线性节点探测系统的设计具有一定的参考价值。     

一种分层阈值优化的语音感知小波去噪方法

通过分析含噪语音信号的特点,引入能够兼顾人耳听觉特性的听觉感知小波变换,构造了新的小波阈值函数,并对小波变换分解后的阈值进行基于微粒群算法的分层优化.仿真实验表明,该方法在不同信噪比条件下均具有较好的去噪性能,语音的可懂度和听觉效果得到有效提高.     

基于FPGA与SDRAM的高效LCD控制器设计

为满足出租车拼车系统对LCD(Liquid Crystal Display)液晶显示屏的高分辨率和高刷新率的要求, 提出一种在FPGA（Field-ProgrammableGate Array）中集成高效率LCD控制器的设计方案, 给出了该控制器的基本结构与实现功能。设计中采用自定义图形处理命令, 使用高速SDRAM (Synchronous Dynamic Random Access Memory)作为显存, 以提升像素填充率、 DMA(Direct Memory Access)操作方式和硬件多缓冲帧同步切换方法提高控制器工作速度与工作效率。研究结果表明, 该LCD控制器能实现图片的循环刷新功能, 输出图像不失真, 刷新率达到60帧/s以上, 理论像素填充率达到8.8千万像素/s。同时, 提高了系统的灵活性, 并在拼车系统中获得良好的效果。     

彩色图象的一种小波去噪方法

小波图象去噪已经成为目前图象去噪的主要方法之一。针对加了高斯噪声的彩色图象,通过选择合适的小波基使用小波萎缩法的阈值萎缩法进行去噪,取得了相对中值滤波和均值滤波更好的效果。     

基于现场可编程逻辑门阵列的超声波管道测厚

根据超声波基本原理以及现场可编程逻辑门阵列（FPGA）技术设计了超声波测厚仪及超声波轮式探头,并且实现了基于FPGA的信号处理的软件编程。对管径φ139.7mm,标称壁厚h7.72mm的标准样管的测量实验结果表明：本文所设计的系统可靠性好,抗干扰能力强,测量精度高,测量误差小于0.1mm。     

一种基于小波消噪技术的平直度模式识别方法

为了提高平直度模式识别的精度,引入小波消噪技术对平直度信号进行预处理,然后采用以1次、2次、3次和4次勒让德多项式作为平直度基本模式的基于最小二乘原理的多项式回归方法进行模式识别,提出了一种计算精度高、抗干扰能力强的平直度模式识别方法。该方法能够从本质上提高平直度模式识别的精度,计算过程稳定可靠,能够为平直度控制模型提供准确的平直度信息,适合在线应用。     

基于FPGA的卷积神经网络加速系统

以在现场可编程门阵列(FPGA)上部署卷积神经网络为背景,提出了卷积神经网络在硬件上进行并行加速的方案.主要是通过分析卷积神经网络的结构特点,对数据的存储、读取、搬移以流水式的方式进行,对卷积神经网络中的每一层内的卷积运算单元进行展开,加速乘加操作. 基于FPGA特有的并行化结构和流水线的处理方式可以很好地提升运算效率,从对ciafr-10数据集的物体分类结果看,在不损失正确率的前提下,当时钟工作在800 MHz时,相较于中端的Intel处理器,可实现4倍左右的加速.卷积神经网络通过循环展开并行处理以及多级流水线的处理方式,可以加速卷积神经网络的前向传播,适合于实际工程任务中的需要.     

基于FPGA的高速加密芯片的设计与实现

以非线性组合函数和线性反馈移位寄存器(LFSR:Linear Feedback Shift Registers)为基础,利用可编程逻辑门阵列(FPGA:Field-Programmable Gate Array)设计了一个高速加密芯片.该芯片既能满足密码学领域对密钥序列的高质量要求,又能满足保密通信领域高速度要求.介绍了加密芯片的设计理论、设计过程、加密芯片安全性分析和硬件实现,最后对密钥流进行了随机性统计测试.     

基于FPGA的视频拼接技术研究

为满足汽车实时性的要求, 提出了一种基于 FPGA(Field Programmable Gate Array)的车载视频拼接方法。采用 FPGA 实现视频拼接。 整个系统主要由视频采集、 视频预处理、 视频拼接和视频显示组成。 采用 Altera 公司的 Cyclone 郁芯片搭建硬件处理平台, 利用双 DDR2 存储器进行乒乓缓存。 图像拼接采用 sift 算法进行图像匹配, 通过线性融合算法完成环景拼接, 提高了算法的处理速度, 满足了实时性需求。 经验证该平台拥有较好的实用性和扩展性, 满足汽车的实时性需求。     

基于区间正交小波变换的多尺度实时Kalman滤波器设计

针对导航系统中惯性元器件的降噪问题,设计一种基于区间正交小波变换的多尺度实时Kalman滤波算法。该算法利用区间正交小波变换抑制边界效应的能力及其滑动数据窗口内实时分解特性,建立动态系统的多尺度实时Kalman滤波框架。Allan方差分析结果表明:在陀螺信号滤波中,给定小波分解尺度,该算法在保持一定实时性的同时,可以取得较好的滤波效果,滤波后的噪声系数比标准Kalman滤波减少至少1个数量级。     

基于IP协议的FPGA万兆可靠互联通信设计与实现

近年来, 云计算和大数据处理迅猛发展, 现场可编程门阵列(field programmable gate array, FPGA)由于拥有独特的并行处理能力, 已在大数据处理中得到广泛应用. 而通信网络的好坏会直接影响大数据处理的性能, 基于此提出一种基于IP协议的FPGA万兆可靠保序互联通信系统, 基于三指针环形缓冲池以及并行序号管理实现线速万兆数据通信, 利用硬件超时重传机制实现可靠数据通信. 该系统与用户接口采用先进先出(first in first out, FIFO)队列方式, 接口简单; 采用IP协议进行通信, 使得通信协议开销较小, 具有良好的系统扩展性; 实际传输速率可达9.33 Gbit/s.