网络处理器的发展及应用

网络处理器在性能和灵活性上能够同时满足网络高速数据处理的要求.介绍了网络处理器的特点、体系结构及其取得高性能所使用的关键技术,并以Intel IXP2400为例阐述了基于网络处理器的网络系统的典型结构及其应用,指出了网络处理器的应用发展方向.     

网络处理器及其路由体系分析

摘为了在性能和灵活性上同时满足网络高速数据处理的要求。在现今的路由体系设计中采用了网络处理器。介绍了网络处理器的特点、结构及关键技术，并以Intel IXP2400为例对基于网络处理器的路由体系典型结构进行了设计分析，在性能和灵活性上取得了很好的平衡，具有很好的发展前景。     

网络处理器及其路由体系分析

为了在性能和灵活性上同时满足网络高速数据处理的要求,在现今的路由体系设计中采用了网络处理器。介绍了网络处理器的特点、结构及关键技术,并以Intel〖KG*2〗IXP2400为例对基于网络处理器的路由体系典型结构进行了设计分析,在性能和灵活性上取得了很好的平衡,具有很好的发展前景。     

网络处理器体系结构及应用现状和发展趋势

网络处理器同时兼有硬件高速性和软件灵活性的优点,能够较好解决网络性能瓶颈,适应各种新型的网络协议,具有良好的应用前景.笔者介绍了网络处理器的体系结构和功能特点,详细阐述了当前开展的研究工作和各种实际应用领域并展望了网络处理器未来的发展方向.     

浅析网络处理器

本文分析了网络处理器的现状和瓶颈，对网络处理器硬件体系结构进行了分析和阐述，对网络处理器的发展和应用趋势作了预测。     

双核嵌入式处理器耦合结构分析

通过比较传统双CPU通信模式,指出共享存储器方法的优越性,分析了两类新型双核嵌入式处理器TMS320DSC系列和TMS320VC547x系列的特点,描述了嵌入式双处理器耦合结构中采用共享存储器交换数据的几种基本通信方式,介绍了嵌入式双处理器并行处理的基本操作方法.     

基于队列的处理器亲和机制及在网络转发中的应用

提出一种新的基于多报文队列的处理器亲和机制,与传统基于网络接口的亲和机制相比,消除了多处理器对共享资源的竞争,优化了处理器的CACHE行为,降低了互斥锁的影响范围,能够有效提升多核处理器系统的网络转发处理能力.试验结果显示,在复杂网络环境下,基于队列的亲和机制报文转发性能较传统基于接口的亲和机制提高了1.8倍.     

浅析网络处理器

本文分析了网络处理器的现状和瓶颈,对网络处理器硬件体系结构进行了分析和阐述,对网络处理器的发展和应用趋势作了预测。     

浅谈网络处理器的关键技术及其应用前景

分析了网络处理器的一般硬件架构和一些关键技术,介绍了网络处理器的一些应用,重点阐明了在路由器线卡应用中网络处理器处理IP数据包的流程。     

基于网络处理器的高速字符串匹配

为了解决网络深度检测系统中字符串匹配的速度瓶颈问题,提出了一种新的确定性有限状态自动机(DFA)实现结构,以及状态转移表静态Cache策略.该方法基于软硬件协同设计思想,从系统优化的角度综合网络处理器(NP)和字符串匹配算法特点.所提出的基于NP优化的AC算法(NP-AC)与标准Aho-Corasick(AC)算法相比,降低了访问外存次数和总的存储需求,提高了处理单元的利用率和吞吐量.测试表明,在单片Intel IXP2800网络处理器上NP-AC算法可以达到6.4 Gb/s的处理能力.     

网络处理器资源映射与任务调度分析

在网络处理器中存在的不同类型的处理引擎构成了一个异构计算环境.本文分析了如何将应用程序分解成不同的任务,以及如何将这些任务分配给不同的计算资源来处理的问题,这是网络处理器领域中最重要、最基本的问题.     

高性能网络安全处理器的设计

提出一种支持IPSec、SSL/TLS网络安全协议的高性能网络安全处理器的系统结构设计。该设计采用了系统级的流水线及双路单向总线设计,提高了数据传输通路的数据传输速率并且缓解了总线仲裁及数据拥塞。经过特定面积/性能优化过的密码算法引擎阵列提供了多任务并行计算能力。可编程描述符指令结构的设计,不仅合理利用了并行计算资源,而且增强了系统面向网络安全协议应用的灵活性。采用SMIC 0.13μm标准逻辑单元库综合后,实验表明:系统频率为200 MHz时,此设计对IPSec ESP隧道模式支持1.651 Gb/s的数据吞吐率,且可以实现103次/s的SSL握手协议。     

IXP1200网络处理器在高速数据通道中的应用

“基于网络处理器的全息存储高速数据通道”在研项目使用Intel网络处理器IXP1200作为数据传输引擎来建构大容量存储系统的数据通道．介绍了IXP1200的结构功能特点,提出以IXP1200为核心的通道模型,描述IXP1200在通道体系结构中的位置和作用,并说明了基本设计方案和针对IXP1200的开发思路。     

适用于粗/精同步机高精度测量系统双速处理器的研制

以齿轮传动比9：1，18：1，36：1为例，介绍双速处理器(适用于粗／精同步电机／旋转变压器系统)的工作原理，它为粗／精组合测量系统提供了操作简便、精度高和性能价格比优越的方案。     

JAVA智能卡微处理器的设计与验证

针对智能卡的应用特点 ,设计了一种流水线型 Java微处理器。使用一读一写的双口 RAM作为 Java堆栈 ,减小了存储资源的消耗。通过有限状态机对流水线的控制 ,在若干个时钟周期内完成了 Java智能卡虚拟机 (JCVM)的中等复杂指令的处理。提供了硬件陷阱机制 ,以支持 JCVM非常复杂和面向对象指令的软件仿真。整个设计实现了全部 16bit数据宽度的 JCVM指令和额外的扩展指令 ,用 VHDL 语言进行了行为仿真和寄存器传输级描述 ,Synopsys综合的结果为 1.3万等效门 ,在 10 MHz时钟频率下 ,通过了现场可编程门阵列的硬件验证。这个微处理器能够满足智能卡应用对微处理器成本和速度的要求     

一种可编程安全处理器体系结构的研究与实现

提出了一种可编程安全处理器PSP(Programm ab le Security Processor)的体系结构,该体系结构由SPARC V8处理器内核、AHB片上总线及密码算法模块等部分构成,密码算法模块通过AHB总线与处理器内核进行高速交互.FPGA原型实现表明,该安全处理器能通过SPARC指令编程进行灵活控制,密码算法模块可以按需配置,能够满足嵌入式计算中对安全性和灵活性的需要.