Zr掺杂对CaCu_3Ti_4O_(12)陶瓷介电性能的影响

通过溶胶凝胶-燃烧法制备了一系列不同比例Zr掺杂改性的Ca Cu3Ti4-xZrxO12陶瓷,利用X-射线衍射仪和宽频介电谱分析仪对陶瓷样本进行微结构表征和介电性能分析,研究不同浓度Zr元素对钛酸铜钙陶瓷电介质的介电性能的影响。结果表明,1050℃晶化处理的陶瓷具有典型钙钛矿晶体结构,纯度高,无杂相成分,并且Zr掺杂未改变陶瓷晶体结构。改性后Ca Cu3Ti4-xZrxO12陶瓷的介电常数保持104数量级以上,具有宽频(100Hz¹MHz)稳定性,且在常温下发生低频介电松弛响应。当x=0.1时,陶瓷的介电常数在10Hz频率下高达1.57×105。Zr取代Ti位能有效降低陶瓷的高频介质损耗和电导率,并随着掺杂浓度的增加出现先减小后增加的变化。当x=0.01时,改性陶瓷具有最低的介质损耗值0.076。     

粉体合成方法对CaCu_3Ti_4O_(12)陶瓷介电性能的影响

为了深入研究粉体合成方法对CaCu3Ti4O12(CCTO)陶瓷介电松弛机理以及缺陷结构的影响,对比了固相反应法和溶胶凝胶法合成CCTO陶瓷的介电性能,并且在此基础上引入了CCTO陶瓷的缺陷结构分析。采用固相反应法和溶胶凝胶法合成了CCTO粉体,在1 080℃下烧结4h制备了CCTO陶瓷样品。溶胶凝胶法合成陶瓷的平均晶粒尺寸是固相法合成陶瓷试样的5倍。J-E特性和介电性能分析表明,溶胶凝胶法合成陶瓷的击穿场强(170V/cm)远小于固相法合成陶瓷(4 980V/cm),且前者的介电损耗和介电常数均达到后者的20倍左右。结合介电损耗因子的曲线拟合结果和阻抗谱分析得到,溶胶凝胶法合成陶瓷的晶界电阻为0.272 MΩ,是固相法(1.03MΩ)的1/3,松弛峰强度是固相法的15倍;两种陶瓷样品的本征松弛峰活化能和晶粒活化能均接近,说明粉体合成方法能够影响CCTO陶瓷的晶界电阻和松弛峰强度,进而影响其宏观电性能,但是对陶瓷的本征松弛机理没有影响。     

CaCu_3Ti_4O_(12)/P(VDF-TrFE)复合材料的制备和介电性能研究

采用固相法制备了微米级CaCu_3Ti_4O_(12)(CCTO)粉体,将CCTO粉体作为填料与P(VDF-TrFE)(摩尔比为70/30)共聚物进行热压复合,主要研究了热压温度和CCTO填料含量对CCTO/P(VDF-TrFE)复合材料的微结构和介电性能的影响。CCTO/P(VDF-TrFE)复合材料中CCTO粉体较均匀地分散于P(VDF-TrFE)共聚物中,形成0-3型复合。随着热压温度的升高,P(VDF-TrFE)基体对CCTO陶瓷颗粒的包覆性增强,结合更紧密。随着CCTO体积分数的增加,CCTO/P(VDF-TrFE)复合材料的介电常数和介电损耗都有所增大,主要分别源于界面极化和填料自身较高的介电损耗。随着热压温度的升高,CCTO添料与P(VDFTrFE)共聚物结合更紧密,界面缺陷减少,复合材料的介电常数逐渐增大。而其介电损耗在一定的频率范围内随热压温度的升高变化不大。当CCTO体积分数为50%、热压温度为140℃时,CCTO/P(VDF-TrFE)复合材料介电性能最优。不同的复合材料介电理论模型对比表明,Yamada模型与实验数值重合度最高,可有效地预测CCTO/P(VDF-TrFE)复合材料的介电增强现象。     

巨介电氧化物CaCu_3Ti_4O_(12)陶瓷的制备与物性研究

CaCu3Ti4O12(CCTO)是近年被广泛关注的一种非铁电性的新型高介电氧化物,作者对其陶瓷材料的制备工艺条件和物性进行了深入系统的探讨.在室温～350℃,40Hz～110MHz频率范围内详细地研究了介电频谱和阻抗频谱.研究发现其室温静介电常数随烧结时间的延长而增大、在75℃以上的高温区域及100Hz～100kHz频率范围内,介电谱中存在着一个未曾见报道的类德拜型弛豫性色散、高温下的复阻抗谱呈现3个Cole-Cole半圆的诸现象.高温下介电谱呈现出与空间电荷输运相关的低频响应和两个类德拜型弛豫性色散.通过特征频率随温度的变化关系求出了两个类弛豫性色散的活化能,分别为0.084eV和0.678eV.我们认为,复阻抗谱中的3个Cole-Cole半圆分别起因于不同的电学机制效应,提出了在由3个并联元件(其中的R和C不随频率变化)组成的串联电路中加入一项随频率变化的阻抗的等效电路模型,对实验数据进行了拟合处理,得出了表征3种不同的电学机制效应的活化能分别为0.107eV,0.627eV和0.471eV的结果.     

CaCu_3Ti_4O_(12)的驰豫特性

利用固态反应办法制备了CaCu3Ti4O12(CCTO)陶瓷样品;从德拜弛豫理论出发,通过介电温度谱得到弛豫时间温度谱,计算了样品的弛豫激活能H.结果表明激活能与频率无关,而弛豫时间因子τ0则与频率有关,显示出样品的弛豫特性并非来源于激活能H,而是来源于弛豫时间因子τ0的分布.     

CaCu_3Ti_4O_(12)基高介电常数材料

陶瓷电容器的小型化要求电介质有更高的介电常数.CaCu3Ti4O12是新近发现的一种高介材料,其相对介电常数在104量级.作者研究了固相反应制备CaCu3Ti4O12的反应进程,包括中间相的产生和消失,制备单相CaCu3Ti4O12的工艺条件.研究了多种离子在钙钛矿结构中的掺杂取代及对介电性能的影响,特别是降低介电损耗的方法.     

微米CaCu_3Ti_4O_(12)对PVDF复合材料的微结构与介电性的影响

通过溶胶凝胶—燃烧法制备CaCu_3Ti_4O_(12)(CCTO)微米颗粒,并通过溶液涂覆法制备CCTO/PVDF微米复合材料。利用XRD和DSC对CCTO/PVDF复合薄膜样本进行物相分析和热分析,研究CCTO添加剂对PVDF材料的微结构与介电性能的影响。XRD分析表明,CCTO微米颗粒破坏PVDF的分子链结构,从而形成CCTO和PVDF两相复合体系,且CCTO相结构保持良好。DSC分析表明,CCTO微米颗粒略提高PVDF的熔融温度(166. 2℃)而降低其结晶程度。介电谱测试结果表明,CCTO微米颗粒显著增强PVDF的介电常数。CCTO/PVDF-15vol.%复合材料的介电常数为13. 5(100Hz),是纯PVDF的1. 69倍,并且保持较低的介电损耗(0. 04)和电导率(3. 01×10-11S/cm)。     

Nd掺杂Bi_4Ti_3O_(12)铁电单晶的铁电性能、介电性能（英文）

采用助溶剂法使用Bi_2O_3作为助溶剂生长出Bi_4Ti_3O_(12)和Bi_(3.5)Nd_(0.5)Ti_3O_(12)单晶。研究了Nd取代对Bi_4Ti_3O_(12)单晶铁电和介电性能的影响。Bi_4Ti_3O_(12)单晶的剩余极化(2Pr)和矫顽场(2Ec)分别约28μC/cm~2和71KV/cm,Bi_(3.5)Nd_(0.5)Ti_3O_(12)单晶的2Pr和2Ec分别约20μC/cm~2/cm~2和41kV/cm。与Bi_4Ti_3O_(12)单晶相比,Bi_(3.5)Nd_(0.5)Ti_3O_(12)单晶具有较低的漏电流约为10~(-8) A/cm~2。Bi_4Ti_3O_(12)单晶介电常数和介电损耗的值分别为73和0.04,Bi_(3.5)Nd_(0.5)Ti_3O_(12)单晶的介电常数和介电损耗的值分别为105和0.018。结果表明,Bi_(3.5)Nd_(0.5)Ti_3O_(12)单晶的铁电和介电性能均随Nd含量的增加而降低。     

一种新的固相反应法制备高掺杂浓度的CaCu_3Ti_4O_(12)陶瓷

采用新的两步固相反应法,制备单相(Fe1/2Nb1/2)4+掺杂CaCu_3Ti_4O_(12)陶瓷,掺杂浓度在50 mol%到60 mol%之间,观察粉末X射线衍射谱,没有发现任何杂相.探索样品的最佳烧成制度,制备出致密性高的陶瓷.分析样品的阻抗特性,发现样品存在与晶界有关的热激活电导响应,随着(Fe1/2Nb1/2)4+掺杂浓度增加,晶界的电导激活能增加.进一步探究发现,晶界的电导响应可能与直流电导过程相关.这里采用新的两步固相反应法,成功地制备出了(Fe1/2Nb1/2)4+高浓度掺杂的单相CaCu_3Ti_4O_(12)样品,为今后研究(B1-xB′x)4+形式的复合离子高水平地替代CaCu_3Ti_4O_(12)中的Ti4+提供了制备方法上的新思路.     

电循环作用下CaCu_3Ti_4O_(12)的电阻突变行为研究

用电循环处理方法研究空气烧结CaCu3Ti4O12陶瓷样品的I-V特性曲线与样品缺陷之间的关系.结果表明,通过电循环处理,CaCu3Ti4O12的电阻随循环次数增加而减小,在特定温度和电压下出现电阻突然减小,I-V特性曲线从非线性转变为欧姆线性的奇特行为,这是CaCu3Ti4O12研究中观察到的新现象.I-V曲线说明发生电阻突变时样品温度与电压的关系满足线性关系,通过高低电阻随温度的变化拟合得到CaCu3Ti4O12的晶粒、晶界激活能分别为0.06 eV、0.56 eV.     

Nb掺杂SrBi_4Ti_4O_(15)陶瓷的铁电介电性能

用传统的固相烧结工艺,制备了铌掺杂SrBi_4Ti_4O_(15)(SBTi)铁电陶瓷SrBi4-x/3Ti4-xNbxO15(SBTN-x),Nb掺杂量x=0.00,0.003,0.012,0.03和0.06.X射线衍射的结果表明,所有样品均为单一的层状钙钛矿结构相,Nb掺杂未改变SBTi的晶体结构.铁电测量结果表明,Nb掺杂使SBTi的铁电性能得到较大改善.随掺杂量x的增加,样品的剩余极化(2Pr)呈现出先增大,后减小的规律.在x=0.03时,2Pr达到最大值24.7μC/cm2,而SrBi4Ti4O15的2Pr仅为15.8μC/cm2,掺杂使2Pr提高近60%.同时,样品的矫顽场几乎不随掺杂量的改变而变化.掺杂后,样品的居里温度变化很小,表明Nb对SrBi_4Ti_4O_(15)的B位掺杂基本未影响材料的热稳定性能.     

CaCu3Ti4O12陶瓷介电性能研究

用传统的固相反应方法制备了巨介电常数CaCu3Ti4O12陶瓷样品;测出了不同温度下样品的介电常数频率谱,画出了介电常数对应Cole-Cole曲线,并得到了不同温度下样品的静态和光频介电常数;尝试性地提出了一种等效电路,并进行了计算机数据拟合.     

CaCu3Ti4O12陶瓷显微结构及介电性能

采用固相法制备CaCu3Ti4O12陶瓷,并对其烧结温度、晶相结构、致密化过程、显微结构及介电性能与频率的关系进行了研究。研究发现,不同烧结温度下,1000℃制备的CaCu3Ti4O12陶瓷为立方钙钛矿结构且结晶完好,晶格常数为7.394?。CaCu3Ti4O12陶瓷具有良好的显微形貌,结构致密,平均晶粒尺寸在3-5μm。CaCu3Ti4O12陶瓷在10kHz处的介电常量高达7200,介电损耗约为0.06。     

B位掺杂Bi_4Ti_3O_(12)的研究

制备了不同半径和价数的离子B位掺杂的BTNb,BTV,BTZr,BTHf陶瓷,并且对其性能进行了测量.发现B位掺杂可以显著增加陶瓷的2Pr,同时可以改善抗疲劳性能.研究结果表明掺杂离子半径和价数都对剩余极化有一定影响,此外掺杂离子和氧离子的电子轨道杂化也会影响材料的剩余极化.     

CaCu3Ti4O12陶瓷的介电性能及其内耗

采用固相反应法制备CaCu₃Ti₄O₁₂陶瓷材料,用阻抗分析仪测定其介电常数和内耗.结果表明：在频率一定的条件下,CaCu₃Ti₄O₁₂陶瓷的内耗在某一温度时出现了一个最大值,偏离该温度时内耗迅速下降;随着频率增加,内耗峰向高温区域移动.在低温条件下,CaCu₃Ti₄O₁₂陶瓷的介电常数较小;当达到某一温度后,介电常数发生突变;当大于该温度后,介电常数基本维持在较高值,且随频率增加,所对应的温度逐渐升高.CaCu₃Ti₄O₁₂陶瓷的介电常数与其内禀结构、阻挡层电容有关,内耗和频率与温度的关系满足极化子模型;而在一定温度下介电常数发生的突变亦与极化子本身的特性有关.     

Ba_3Ti_5Nb_(6-x)TaxO_(28)陶瓷的结构与介电性能

采用传统的固相合成法制备Ba3Ti5Nb6-xTaxO28(0≤x≤0.67)微波介质陶瓷,研究了Ta对Ba3Ti5Nb6O28陶瓷结构与微波介电性能的影响.随Ta含量的增加,Ba3Ti5Nb6-xTaxO28陶瓷先为Ba3Ti5Nb6O28单相;当x增大到0.5时,则出现了第二相Ba3Ti4Nb4O21.随Ta含量增加,Ba3Ti5Nb6-xTaxO28陶瓷的介电常数变化较小,Qf值先明显升高后下降,而谐振频率温度系数τf逐渐增大.x=0.16时,获得了介电性能优异的Ba3Ti5Nb6-xTaxO28陶瓷,介电性能为:ε=37.9,Qf=2.8137×104GHz,τf=-6.0×10-6℃-1.     

烧结工艺对Bi_(3.5)La_(0.5)Ti_3O_(12)陶瓷显微结构及其性能的影响

采用共沉淀法制备了平均粒径约为191nm的Bi_(3.5)La_(0.5)Ti_3O_(12)粉末。对比研究了传统烧结、快速升温两步烧结和快速升温一步烧结三种烧结工艺对处于近纳米级Bi_(3.5)La_(0.5)Ti_3O_(12)坯体的致密化、最终陶瓷的显微结构以及介电性能的影响。研究结果表明,烧结过程的保温阶段,相同的保温时间下,快速升温两步烧结工艺在第二阶段保温温度比其他两种烧结工艺降低30℃的情况下制备的试样的密度较高,平均晶粒尺寸最小;传统烧结工艺制备的试样密度低于其它两种工艺的试样密度,且试样晶粒尺寸最大;快速升温一步烧结工艺制备的试样密度最大。介电测试结果表明,采用不同烧结升温工艺均保温8小时制备的试样的介电常数随着试样晶粒尺寸的增加而增大,居里温度点随着晶粒尺寸的增加而向高温方向移动。     

Bi_(3.25)Nd_(0.75)Ti_3O_(12)陶瓷的制备和性能

采用化学共沉淀法制备了掺钕钛酸铋陶瓷粉料,对其相组成和形貌进行研究,进而制备块体陶瓷,对其电学性能和疲劳特性进行分析.结果表明:粉料经550℃烧结后开始结晶,随烧结温度的进一步提高,结晶逐步完善而形成单相层状钙钛矿结构.块体材料的2Pr和Ec值分别为12.56μC/cm2和29.9 V/cm.经过1011次读/写循环后BNT的Pr值基本上没有下降,说明材料具有良好的抗疲劳特性.     

SrTiO3晶界层电容陶瓷的介电性能与晶粒大小的关系

采用二次烧结法制备SrTiO_3(STO)多晶陶瓷,研究瓷片介电性能与烧结温度和晶粒大小的关系.实验结果表明,STO晶粒尺寸随烧结的温度呈现先升高后下降的变化,相应的介电常数与晶粒变化类似,即随着温度升高先升后降.在保证还原性气体比例不变的条件下,STO瓷片的介电性能在1 440℃烧结2 h时达到最佳,介电常数为24 000,损耗在0. 02左右,温度系数小于20%.该结果基本达到Ⅲ类瓷技术标准,可广泛用于低频高介电路中.