非可加测度的自生成测度

通过构造非可加测度的一种外测度和内测度，定义了由非可加测度产生的自生成测度，提出了一个构造测度的方法，还证明了自生成测度在σ-域上的扩张与非可加测度在σ-域上扩张的自生成测度是一致的．     

勒贝格外测度的一个重要性质

考虑环R0上的测度m,H(R0)是R1的所有子集全体.由m引出的外测度,m*称为勒贝格外测度.直线上任何数集E的勒贝格外测度就等于包含E的开集的勒贝格外测度的下界.     

距离空间上B —值测定空间的弱拓扑

一可测空间上取值于Ｂａｎａｃｈ空间的测度称为Ｂ－值测度，其全体构成一线性空间，简称为Ｂ－值测度空间，本文给出了一类距离空间上Ｂ－值测度空间分别为可分距离空间，紧距离空间的充要条件，这些结果是实值测度理论中相应问题的拓广。     

一类m分Cantor尘的Hausdorff测度

构造了一种m分Cantor尘,并利用几何度量关系以及自然覆盖方法对构造的一类m分Cantor尘的Hausdorff测度进行了研究,得到了Hausdorff测度的准确计算公式。     

对Itakura语音失真测度的改进

提出了一种对Ｉｔａｋｕｒａ语音失真测度的改进方法－感知谱失真（ＰＳＤ）测度方法，该方法通过模拟人的听觉特性把语音短时谱转变为符合听觉特性的感知谱，再以感知谱为基础，结合Ｉｔａｋｕｒａ测度的优点来度量语音失真程度。通过对不同质量的语音信号进行仿真实验以及与Ｉｔａｋｕｒａ测度方法作对比实验，结果表明ＰＳＤ测度克服了Ｉｔａｋｕｒａ测度的不足，与语音质量的主观评价一致性较好，特别是在语音失真程度较大时ＰＳ     

贝西科维奇集的豪斯道夫测度为无穷大

给定一个概率向量P＝（p0,p1,…，pm-1)(m≥2），西科维奇集B由单位区间中那些在m－进制展开，式中j(0≤j≤m-1）出现的频率为pj(0≤j≤m-1）的点组成，已经知道它在任何量纲下的豪斯道夫测度非零即无穷。本运用测度的微扰法证明了西科维奇集的豪斯道夫测度为夫穷大，更进一步，证明了西科维奇集在量纲h（t）=t^sexp｛-c|logt|/log|logt|｝之下的豪斯道夫测度为无穷大。     

距离空间上B－值测度空间的弱拓扑

一可测空间上取值于Ｂａｎａｃｈ空间的测度称为Ｂ－值测度，其全体构成一线性空间，简称为Ｂ－值测度空间，本文给出了一类距离空间上Ｂ－值测度空间分别为可分距离空间、紧距离空间的充要条件，这些结果是实值测度理论中相应问题的拓广．     

知识测度

在知识库中引入勒贝格测度，定义了知识测度和知识可测，对比勒贝格测度研究了知识测度的性质，并得出了波雷耳集与知识可测集等价等强于勒贝格测度的性质，证明了知识外内测度刚好是知识上下近似的体积，知识可测与知识可定义等价的测度与粗糙集的深刻联系，并由此研究了知识精细关系下近似集与知识测度的性质。     

超高速集成电路互连线的分布电容矩阵——测度不变方程法（MEI）解

提出了以测度不变主程法结合有限差分法求厚度多导体互连分布电容矩阵的一种方法，给出了获得测度不变方程的两种途径，即使用完全格林函和全电荷格林函数对测度子积分。后一种方法可用于解决一大类实际问题，有一定的通用性。     

带边信息的效用优化问题

考查了一种受随机因素影响的股价模型中，投资者仅知道股价信息和边信息的效用优化问题，利用测度变换和投影，给出了最优解的一种形式。对于对数和幂效用函数，得到了最优效用。     

Register Allocation Algorithm for High-Level Circuit Synthesis for Improved Testability

Register allocation in high-level circuit synthesis is important not only for reducing area, delay, and power overheads, but also for improving the testability of the synthesized circuits. This paper presents an improved register allocation algorithm that improves the testability called weighted graph-based balanced register allocation for high-level circuit synthesis. The controllability and observability of the registers and the self-loop elimination are analyzed to form a weighted conflict graph, where the weight of the edge between two nodes denotes the tendency of the two variables to share the same register. Then the modified desaturation algorithm is used to dynamically modify the weights to obtain a final balanced register allocation which improves the testability of the synthesized circuits. Tests on some benchmarks show that the algorithm gives a higher fault coverage than other algorithms with less area overhead and even less time delay.     

基于合约的构件易测试性设计支撑工具的设计与实现

构件技术的新特点为构件测试带来挑战.合约式设计是一种重要的软件易测试性设计方法.基于合约的构件易测试性设计为构件测试提供了一种有效的手段.设计并实现了一种新的合约式设计工具(PKUJDBCT),为构件的易测试性设计提供有力的支撑,并为今后进一步研究基于合约的构件易测试性设计方法打下了良好的基础.     

某型地空导弹测试模型划分的研究

各种高性能现役武器系统在长期的外场使用中暴露出的主要问题是：武器系统的测试性差、BIT未能满足使用要求和测试设备的效能差、数量多。为此提出测试性设计。并通过测试性分析来检验设计质量和引导改进设计。测试性设计要求既满足装备自身设计的兼容性又满足其整体作战战斗力的恢复和保障的一致性。简要阐述系统级测试性设计理论．重点结合某地空导弹作战系统对系统测试性模型划分理论进行讨论和验证,并提出问题。     

模拟线性电路K故障假设下最优可测试成分组的确定

提出了模拟线性电路故障诊断中K故障假设下一组最优可测试成份确定的方法与步骤。该方法构成了故障定位的第一步，且与故障定位方法无关。本方法基于电路的可测试值计算和规范式不确定性组的确定，它在可测试性与不确定性组概念中具有严格的理论基础，其可测试性计算可直接从参数类型故障诊断技术中推得。     

基于随机图的面向对象软件可测试性计算模型的研究

结合随机图理论以及扩展PIE模型,提出了一种新的面向对象软件可测试性计算模型．分析了对象粒度的PIE扩展模型,并将传播感染免疫理论应用于表征软件系统的随机图,最终给出了面向对象软件可测试性的计算方法．     

基于扇出因子计算的动态可测性分析方法

可测性分析用于指导数字系统的计算机辅助测试与设计．传统的静态可测性分析法可信度差,我们分析了这种原因,发现数字系统的逻辑性在测试生成中随时间（动态）变化是导致静态可测性分析失真的根本原因．据此,提出了一种新的动态可测性分析法．该法以多扇出重汇聚分析为基础,引入新概念扇出因子,成功地刻划了可测性分析的动态性,因而可在线性时空消耗条件下,获得高精度的可测度,并实现冗故障的充分识别．     

模拟电路可测拓扑条件和可测性分析及可测性设计

深刻地阐述了系统的可测性问题 ,提出了从可测性分析和可测性设计两方面进行研究的观点 .针对支路故障诊断法 ,讨论了可测拓扑条件、可测性分析和可测性设计问题 ,提出了几个新的必要且几乎充分可测拓扑条件 ,并依据这些条件给出了可测性分析和可测性设计的一些方法     

使用遗传算法对时序电路进行可测性预报

随着LSI/VLSI技术的发展,许多新的测试生成算法被开发出来 对于一个给定电路,快速而准确地选择最适合它的测试生成算法是一个具有很强现实意义的问题.本文提出了使用遗传算法(GA)找出逻辑电路的特性参数与测试生成算法可测性参数之间的关系,从而建立测试生成算法可测性参数(故障覆盖率,测试码个数)的模型,并对给定电路进行参数预报的方法。作者开发了遗传算法预报系统(GAFS),并使用该系统为常用的测试生成算法建立了直观的可测性参数表达式模型.用户可通过计算直接求得各测试生成算法对电路的可测性参数,然后通过比较选出最佳的算法.预报结果显示该系统具有较强的有效性和实用性.     

A Novel Register Allocation Algorithm for Testability

In the course of high-level synthesis of integrate circuit, the hard-to-test structure caused by irrational schedule and allocation reduces the testability of circuit. In order to improve the circuit testability, this paper proposes a weighted compatibility graph (WCG), which provides a weighted formula of compatibility graph based on register allocation for testability and uses improved weighted compatibility clique partition algorithm to deal with this WCG. As a result, four rules for testability are considered simultaneously in the course of register allocation so that the objective of improving the design of testability is acquired. Tested by many experimental results of benchmarks and compared with many other models, the register allocation algorithm proposed in this paper has greatly improved the circuit testability with little overhead on the final circuit area.     

基于可测性分析的高层次寄存器分配算法

为了提高综合后电路的可测性,提出了一种面向电路可测性的寄存器分配方案.该方案首先从已调度的数据流图着手,建立了一种可用于高层次综合的行为级可测性分析方法:对算子模块的门级实现进行门级可测性分析,并进而抽象出算子的行为级可控性/可观性值;在数据流图中,逐级计算出各节点变量的行为级可测性指标;然后按照最大改善可测性指标的原则,进行寄存器分配.在标准电路上的实验表明,除了较小的面积开销外,电路的可测性优于所对照的其他2种方法.