基于多路数据并行采集架构的数字存储示波卡

通过深入研究高速数据采集技术原理和实现方法,设计了基于FPGA的4路并行数据采集架构,利用低速、低成本的A／D转换器件实现了400MSa／s高速数据采集的目标,研发的数字存储示波卡具有高速、大容量的数据采集和示波等功能。     

行波故障测距中数据采集系统的设计

本文介绍的基于FPGA的高速数据采集和进行简单分析的系统,介绍了系统的硬件组成以及利用FPGA实现控制和存储。     

基于FPGA的高速数据采集器

介绍了一种基于FPGA的高速数据采集器,给出了系统方案设计,并对系统各部分电路设计进行了详细介绍。对高速数据采集系统中串并转换功能的实现方法进行了详细阐述。该高速数据采集器由于采用了FPGA+DSP平台设计,使得该系统具有较强的通用性和应用价值。     

FPGA和DSP之间高速链路口传输设计

FPCA和DSP之间除了传统的总线连接方式,还有高速链路口这种点对点非共享性的传输方式,随着FPGA和DSP芯片的推陈出新,它们之间高速链路口的连接方式也得到不断改进和提高。如何搭建两者之间高速链路口的通用接口就是急需解决的问题,在一块集成了8片TS201和两片AL7ER公司STRATICIIGX系列FPGA的高性能信号处理板卡上进行链路口试验,采用FPGA内部接口模块,设计出通用数据传输程序,FPGA和DSP之间双向链路口数据传输速率均达到60M／32BIT。     

基于FPGA+DSP的高速数据采集系统设计

介绍了1种基于FPGA和DSP的高速数据采集系统的设计和实现,其FPGA采用Altera公司ACEX 1K系列的EPIK5OTC144_3器件,DSP芯片采用TI公司TMS320系列的TMS320C6713器件.该系统将A/D采样的数据送往FPGA,经过FPGA预处理后送到DSP,最终通过USB接口送到主控台,其系统的数据采集的实时速度最高可达到100 MB/s,适用于大部分的高速数据采集场合.     

基于FPGA的高速PCI采集卡设计

提出一种基于FPGA的高速PCI采集卡的设计方案,详细介绍了系统的硬件和软件结构,分析了FP-GA内部各个模块的功能和原理,并着重描述了PCI接口模块IP核的设计.通过将数据采集的控制模块和PCI接口模块集成在FPGA内部,加上采用双口RAM技术,实现了数据高速采集、传输和存储.该系统集成度高、设计灵活、电路简洁、可扩展性好、抗干扰能力强,适用于航空综合检测设备和智能仪器等高速数据采集场合.     

高速ADC构成的并行/交替式数据采集系统的非线性研究

研究了高速ADC及由其构成的并行?交替式数据采集系统的DNL(微分非线性)与INL(积分非线性)及有关测试理论与方法。由单片ADC的DNL和INL导出了并行?交替式数据采集系统的DNL和INL的数学表达式;采用统计直方图方法分别对单片ADC和由双片ADC组成的并行?交替式数据采集系统进行了计算机仿真。结果表明,并行?交替式数据采集系统的DNL与INL小于每一通道单片ADC的DNL和INL。     

FPDP协议在高速数据采集处理系统中的应用

针对高速数据采集与高速数据处理系统中要求高速数据传输问题,研究FPDP协议在高速数据采集与高速数据处理系统中的应用.通过分析FPDP协议的拓扑结构、控制时序、传输数据的帧结构以及接口信号分类等,说明FPDP协议在高速数据采集及数据处理系统中具有时序设计简洁,传输速率配置灵活,等待时间少等优良特性.基于FPGA,给出了FPDP协议应用于高速数据采集及数据处理系统的实例,表明FPDP在该类系统中的应用是可行的.     

一种雷达信号侦察处理器的设计与实现

研究一种基于FFT/IFFT、全FPGA实现、环形结构的电子战数字接收机信号处理器.该处理器由4片FPGA分别实现高速数据传输接口、FFT/IFFT运算及信号的时/频域检测,FPGA以分布式、多总线、并行、流水方式工作.可检测最多4个同时到达的脉冲雷达信号的载波频率及脉冲描述字等参数,当采用256 K(1 K=1024)点的FFT变换3、2 K点的IFFT变换时,检测出4个信号的典型用时约20 ms.由一块板卡完成了数据的接收、运算和时频域信号检测等工作.     

一种基于ADS5232的高速数据采集电路的设计方法

利用高速ADC芯片ADS5232设计了一种实用的高速数据采集电路,其中ADS5232集成了2个采样通道,不需要外部提供参考电压,简化了PCB设计.2个通道使用同一个时钟,可实现同步采样.每个通道的最高采样速率达到65MS/s,精度为12bit.采集电路包括ADC前端、ADS5232和FPGA 3个部分,支持单端和差分模拟信号输入,使用FPGA实现高速控制,在片内配置RAM作为采集数据的缓冲区,同时可设计接口模块用于跟片外应用电路的连接.该电路能够实现高速AD、高速控制、高速缓存以及与外部逻辑的高速接口.     

基于FPGA的高速数据采集系统

介绍一种基于高性能FPGA的高速数据采集系统,探讨了高速数据采集、存储和传输的技术难点。该系统采用双通道A／D进行采样,每通道采样频率高达250MHz,使用高性能FPGA芯片进行通道控制、数据处理和接13＇设计,具有功能强大的前端调理电路,可以选择匹配阻抗和耦合方式、具有增益自动调整功能,满足大范围信号的测量要。具有PXI接口,可方便组成测试系统。     

基于FPGA的高速数据采集系统的电路设计

传统的高速数据采集系统设计方法是利用单片机和硬件FIFO对信号进行采集,但这种系统控制单一,且不易升级。FPGA电路逻辑关系清晰,芯片时延性小、速度快,且可用VHDL或VerilogHDL来描述其内部逻辑电路,便于修改和升级。如果在高速数据采集系统中采用FPGA控制器,将会极大地提高系统的稳定性与可靠性。本文设计了一个基于FPGA的高速数据采集系统,对其硬件电路部分进行了设计。     

DSP间高速数据传输的设计与实现

介绍了双口RAM的结构原理、仲裁逻辑控制及相应的使用特点;提出了在多通道高速数据采集与处理系统中,在DSP与FPGA之间采用双口RAM实现高速、实时、可靠的数据传输的一种方法;并以IDT70V24为例,详细说明了双口RAM在由DSP处理器和FPGA构成的多机系统中的具体应用。     

基于FPGA的多通道同步数据采集系统

多通道同步数据采集是星载傅里叶光谱仪研制的关键技术之一.介绍了一种基于FPGA的64路通道数据同步采集系统,实现了高速高精度红外干涉信号采集.本系统用FPGA实现了干涉信号采样时序控制、打包排序和USB接口的传输控制等功能,具有实时性好、抗干扰性强的优点,并且具有一定的通用性.     

高速采集与实时存储系统设计实现

介绍了数据数据采集技术体系结构与特点;简述了高速采集与实时存储系统中数据采集单元的硬件电路设计;研究了该系统的FPGA程序设计。     

基于TMS320C6414的视频采集处理硬件系统设计

论述了以TI高性能DSP TMS320C6414为核心处理器的视频实时图像处理器系统的设计原理,分析了高速板设计中的几个关键问题．在以DSP为处理核心的图像系统中,以FPGA为数据采集逻辑控制单元,采用DSP控制实现了多种电视制式信号图像数据采集．详细讨论了数据采集部分的结构和FPGA的控制逻辑,DSP响应中断实现数据转移和存储．采用FPGA实现视频信号数据实时预处理,可提高系统性能,同时具有适应性与灵活性强,设计、调试方便等优点．     

耗散型石英晶体微天平硬件电路设计

采用负电容补偿技术,AGC自动增益控制,差分运算电路设计了能在液相环境中稳定振荡的QCMD前端振荡驱动电路,通过贝塞尔带通滤波器的接入,使电路工作在3次谐波15 MHz下.设计了一种以FPGA微处理器EP4CE6F17C8N为核心的QCM-D后端数据采集系统,采用高速、高精度的10位并行AD采集芯片ADS826,在晶体与驱动振荡电路之间引入模拟开关,FPGA控制其处于闭合以及周期性闭合2种状态,可同时测量频率和耗散因子D.利用RS232串口将FPGA存储、处理后的数据传送到上位机进行分析、显示、和保存,并在上位机上编写了串口调试工具和测量结果显示界面.     

嵌入式Linux下FPGA 与ARM处理器DMA 数据采集程序设计

在嵌入式系统的高速数据采集过程中,往往需要使用到FPGA与ARM之间的DMA技术,这其中,FPGA在嵌入式Linux下的DMA驱动程序是难点.介绍了在实际工作的过程中,如何实现FPGA的DMA驱动,完成从FPGA中采集红外热图数据的实时传输.     

一种高速数据采集系统的实现

介绍了基于单片机和FPGA的高速数据采集系统的硬件设计,提供了电路图的连接方案,指出了系统的流程图和设计语言。     

基于VME总线的多DSP采集处理板设计

成像测井是石油勘探的一种重要的方法,采集数据量大,实时性要求高,系统复杂度增大,常规的单DSP系统很难胜任。设计了基于VME总线的数据采集板卡,采用3片SHARC DSP和ADC完成3个电缆通讯通道的数据采集和实时处理,并通过各通道的双口RAM与VME系统的主控进行数据交换,利用CPLD实现ADC的控制,以及与DSP的接口。