基于JTAG和FPGA的嵌入式SOC验证系统设计与实现

文章设计采用FPGA、NIOSⅡ软核以及定制的JTAG逻辑,构建了一种通用的FPGA嵌入式验证平台,成功地完成了国产某型DSP芯片的验证与测试.此验证系统首次建立了从PC到验证目标系统的完整的数据链路,解决了SOC验证系统的可重用性和验证数据发送、传输、采集的实时性、准确性及可测性问题.     

基于CPLD/FPGA技术的数字系统设计研究

CPLD/FPGA是复杂的可编程逻辑器件,都是由PAL、GAL等器件发展而来.CPLD/FPGA技术的数字系统设计,主要包括设计面积和速度两个方面,该文主要通过资源共享设计和流水线设计等来研究CPLD/FPGA技术的数字系统设计,希望在应用中有一定的借鉴作用.     

基于FPGA的数字锁相环的设计与实现

本文介绍了当前广泛应用的数字锁相环的原理和基于FPGA的设计与实现方法,阐明了其基本工作原理和设计思想,给出了系统主要模块的设计过程和仿真结果;用可编程逻辑器件FPGA予以实现。     

基于FPGA的数字积分器设计

在通信系统和传感器系统的设计中,数字积分器是重要环节。本文提出基于FPGA来实现数字积分器的方法,其受环境干扰小,可靠性和可重复性高,设计灵活,方法简单易行。     

基于FPGA的多通道数字示波器的设计

基于多通道数字示波器的基本原理,以美国XILINX公司的EXCD-1实验板为核心,通过VGA进行实时显示采集到的波形。充分发挥FPGA数据处理能力,对被测信号进行采样、存储到FIFO中且可以回放。遵循＂VGA工业标准＂,进行扫描显示,同时利用片内双口BRAM进行文本和数字的存储,实现VGA静态图片的显示。     

数字调谐系统的SOC设计

介绍了一种应用于SOC设计的设计流程。此数字调谐系统由于采用了SOC技术。所以较以前由多个芯片拼接而成的DTS系统,在降低了芯片成本的同时,系统性能和稳定性也有了大幅度的提高。     

基于FPGA芯片的数字电压表设计研究

介绍了应用FPGA芯片设计数字电压表的一种方案。有关使用FPGA芯片和VHDL语言实现数字电压表设计的技术问题也被详细讨论。     

基于FPGA/CPLD的数字系统设计优化

讨论了基于FPGA/CPLD的数字系统设计的优化问题,包括面积优化、速度优化和它们之间的相互关系.通过实例给出了面积优化的两种方法:电路结构上的资源共享法和串行化方法.提出了速度优化的3种设计原理:流水线设计法、寄存器配平法和关键路径法.     

基于FPGA的数字下变频模块设计

雷达数字下变频模块电路的主要作用是对接收到的中频回波信号进行A/D变换,并进行数字下变频处理。数字下变频(DDC:Digital Down Convert)技术是将中频信号数字下变频至零中频,且使信号速率降至通用DSP器件能处理的速率的技术。本文介绍了一种基于FPGA的6通道数字下变频模块设计,接收6路中频模拟信号,经ADC进行模数变换后送至FPGA进行数字下变频处理,数字信号经光纤收发模块传输至信号处理单元。     

基于FPGA的系统频率的设计与实现

文章首先介绍了实数在计算机中的表示与存储,并分析了单精度浮点数乘法运算的步骤,接着重点阐述了在FPGA中提高系统时钟频率的算法设计以及实现.最后在设计中应该注意的问题作了小结.     

基于FPGA直接数字频率合成器DDS的设计

本文利用FPGA器件实现了DDS系统中的关键部分DDS核,所设计的DDS核,由相位累加器和波形数据表组成,可以实现产生任意波形。FPGA器件作为系统控制的核心,其灵活的现场可更改性,可再配置能力,对系统的各种改进非常方便,在不更改硬件电路的基础上进一步提高系统的性能。     

基于FPGA的数字系统设计方法

对基于FPGA的数字系统设计思想和方法作了简要的介绍和一定的探讨,并提出了基于FPGA的数字系统设计的一般流程。然后结合一个DDR SDRAM控制器的设计,详细地介绍了基于FPGA的数字系统设计的各个环节的关键问题和方法。     

基于FPGA及ADC技术的中频数字接收机平台的设计

以高性能ADC芯片及超大规模可编程门阵列（FPGA）芯片为核心器件,利用其高度的灵活性及强大的处理能力,构建了一套通用的数字信号处理硬件平台,可处理载波频率小于200MHz,带宽小于20MHz的所有中频信号。并通过显示面板驱动七段数码管、发光二极管、按键等常用输入接口器件,极大地提升了平台的可扩展性及可重构性。     

基于FPGA的EMT系统设计

为了提高电磁层析成像(EMT)系统的性能,设计了一套基于FPGA的EMT系统.DDS模块、数字解调模块、MCU控制模块、DA接口模块、AD接口模块和USB通信模块均集成在一块FPGA芯片中.分析了激励频率、采样频率和MAC IP核累加点数3者对解调过程的误差的影响,提出了通用的设计原则.通过信噪比实验对系统进行了评价和激励频率的优选,采用基于截断奇异值的反投影法获得不同分布的重建图像,其成像速度达到了27帧/s.高度的集成化提高了系统的稳定性,降低了调试难度.该系统设计方案也可以移植到EIT、ECT和ERT系统.     

基于FPGA的直接数字频率合成器的设计

为了实现幅值和频率在一定范围连续可调,频率步进达到1Hz以下信号发生器的设计.采用直接数字频率合成技术(DDS),介绍根据直接数字频率合成技术组成及原理,给出了基于可编程逻辑器件FPGA及相应EDA软件QuartusⅡ实现DDS的具体设计方案及编程实现方法.通过改变设计参数可以调节所产生波形频率和幅度;通过改变ROM查找表中波形数据可以产生任意波形.利用FPGA器件设计DDS,大大简化了电路设计过程,缩短了调试时间,并为修改、添加DDS的功能提供了方便.     

基于VHDL和FPGA的自适应数字频率计的研究与设计

基于测频原理及FPGA的设计思想,论述了利用VHDL硬件描述语言设计自适应数字频率计的新方法.此设计自顶而下,采用模块化单元构建系统.通过软件智能设计,突破了以往改变闸门时间的方法,使自动换档的实现更加简单可靠.在具体实现上,使用开发工具ISE6.1进行软件开发,Modelsim进行仿真,并将程序下载到作为自适应数字频率计核心电路的FPGA芯片中.与传统方法比,具有外围电路简单,设计周期短,易于修改等优点.     

基于FPGA的半整数分频器的设计

简要介绍了FPGA器件的特点和应用范围,并以分频比为7.5的半整数分频器的设计为例,介绍了在MAX＋plus Ⅱ开发软件下,利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。     

基于FPGA的字同步数字复接电路的设计与实现

本文介绍了在ALTERA公司EDA软件MAX plusII平台下,运用VHDL语言进行基于FPGA的字同步数字复接电路设计的实现方案,给出了部分程序设计和仿真结果,实验完成了32路字同步信号的数字复接,得到了一路复接信号。     

基于国产FPGA的星载Nor Flash控制器设计与验证

为满足航天星载存储系统进一步提高数据传输速率和系统可靠性,降低定制成本等需求,设计了一款基于国产宇航级可编程逻辑门阵列(field programmable gata array,FPGA)的Nor Flash控制器.该控制器针对Nor Flash编程和擦除操作速度较慢等问题,采用了解锁省略策略与增设写入缓冲器编程算法...     

基于FPGA的数字化语音存储与回放系统

随着电子技术的发展,人们对语音技术的需求日益增大,而数字化语音的存储回放是语音技术的基本要求。本系统以ALTRA公司EPF10K系列的FPGA(Field Programmable Gate Array)EPF10K10LC84-4芯片为核心,借助于电子系统设计自动化EDA(Electronic Design Automation)技术,通过外接32K的SRAM HM62256,附加存储容量提示LED,自动增益控制电路,完成了语音的存储与回放功能,调试方便,噪音小,回放效果较好,同时可通过SRAM扩展,可增加语音存储时间。