基于FPGA直接数字频率合成器DDS的设计

本文利用FPGA器件实现了DDS系统中的关键部分DDS核,所设计的DDS核,由相位累加器和波形数据表组成,可以实现产生任意波形。FPGA器件作为系统控制的核心,其灵活的现场可更改性,可再配置能力,对系统的各种改进非常方便,在不更改硬件电路的基础上进一步提高系统的性能。     

基于FPGA的直接数字频率合成器的设计

为了实现幅值和频率在一定范围连续可调,频率步进达到1Hz以下信号发生器的设计.采用直接数字频率合成技术(DDS),介绍根据直接数字频率合成技术组成及原理,给出了基于可编程逻辑器件FPGA及相应EDA软件QuartusⅡ实现DDS的具体设计方案及编程实现方法.通过改变设计参数可以调节所产生波形频率和幅度;通过改变ROM查找表中波形数据可以产生任意波形.利用FPGA器件设计DDS,大大简化了电路设计过程,缩短了调试时间,并为修改、添加DDS的功能提供了方便.     

基于CORDIC算法的直接数字频率合成器实现方法

提出了一种基于CORDIC算法的改进直接数字频率合成DDFS的实现方法，应用CORDIC算法替代了庞 大的传统正弦函数ROM输出高质量的信号，该方法使DDFS易于在FPGA等器件内实现.     

基于CORDIC算法的直接数字频率合成器实现方法

提出了一种基于CORDIC算法的改进直接数字频率合成（DDFS）的实现方法，应用CORDIC算法替代了庞大的传统正弦函数ROM，输出高质量的信号。该方法使DDFS易于在FPGA等器件内实现。     

数字频率合成器的设计与实现

本设计利用FPGA芯片实现直接频率合成器（简称DDS）系统电路的核心部分,采用VHDL硬件描述语言完成对DDS核心电路中各个模块的设计,并设计了与DDS系统相对应的外围硬件电路。这样设计的合成器能够利用8MHz的参考时钟信号合成出频率在O～500KHz的正弦波和余弦波。由于FPGA芯片具有现场可编程的特性,所设计的DDS能够根据不同的要求进行灵活改进,同时具有高集成度、运算速度快、低功耗的特点。     

基于FPGA的直接数字频率合成器(DDS)的设计

随着数字技术和器件水平的提高,一种新的频率合成技术——直接数字频率合成(Direct Digital Frequency Synthesis(简称DDS或DDFS)得到了飞速的发展。本文所设计的正弦信号发生器电路是采用现场可编程门阵列(FPGA)实现的一个数字频率合成器,其主要是由相位累加器、加法器、波形存储器及滤波器等组成。本课题所设计出的DDS具有变频范围广,频率步进小、幅度和频率精度高,频率和相位可调等特点,而且其最后输出的正弦信号频率高,可以达到100多MHz。     

FPGA在数字频率合成器设计中的应用

采用直接数字频率合成技术是直接合成所需要波形的一种新的频率合成技术。随着新型FPGA芯片不断出现,为电路设计者提供了多种选择。如果用高性能的FPGA器件来设计符合自己需要的DDS电路,就是一个很好的解决方法。     

直接数字合成器的设计

直接数字合成是先进的频率合成技术,给出了直接数字合成器的设计方法和实现技术。     

直接数字频率合成器镜像频率的应用

直接数字频率合成器作为一种全数字器件,应用起来十分方便,但其输出的频率上限较低,使它在应用上受到了一定的限制.对直接数字频率合成器进行研究分析基础上,扩展其频率输出上限,具有十分重要的意义.介绍了直接数字频率合成器的基本原理,分析了理想情况下它的输出频谱,提出一种利用直接数字频率合成器镜像频率来提高输出频率上限的方法,并通过理论分析及仿真实验来给予验证.实验结果证明,通过加入带通滤波器和放大器可以提取出稳定的镜像频率进而利用.     

基于FPGA的频率合成器的实现

本文介绍了直接数字频率合成器（DDS）的原理,并通过现场可编程门阵列FPGA以查找表的方式予以实现24位DDS的方案。相对于传统的专用的数字频率合成器芯片,用高性能的FPGA器件设计符合自己需要的数字频率合成电路具有方便的控制方式和快速的置频速率等等诸多优点。     

FPGA在频率合成器中的应用

采用现场可编程门阵列(FPGA)基于小数分频器的原理，实现直接数字式频率合成器(DDS)。给出频率合成器的结构和实现方法，推导出输出频率与基准频率之间具有线性函数的关系。这种频率合成器具有高的频率稳定度、准确度和分辨力，通过单片机可以设置和显示所需的输出频率，使用非常方便。     

一种基于FPGA技术的直接数字频率综合器的设计

本文在ＳＴＥＬ－１１７８的基础上给出了一种节省正弦查寻表（Ｒｏｍ）容量的方法，介绍了一种基于ＦＰＧＡ技术的直接频率综合器的设计方案。     

基于CPLD的直接数字式频率合成器设计

采用CPLD器件EPM 7128SLC 84-15实现直接数字频率合成器控制模块的设计,是一种新型的频率合成技术.模块中的相位累加器,使系统具有较高的频率分辨率,可实现快速频率切换,很容易实现频率、相位和幅度的数控调制,有广泛的应用价值.     

基于直接数字频率合成器的高性能数字电视调谐器本振设计

讨论了数字电视调谐器本振相位噪声,在分析直接数字频率合成器（DDS）的原理及特点的基础上,提出了一种DDS与锁相环（PLL）混合电路用于调谐器本振的方法,应用该方法可使其在所用频率点上无相位截断噪声,从而使调谐器本振的相位噪声大大改善,实验证明,该方法是有效的。     

基于DDS的高频率高精度信号发生器

为满足现代电子测量和无线电通信领域对激励源的需求, 采用DDS(Direct Digital Synthesizer) 芯片AD9854ASVZ 设计一款高频率高精度信号发生器。ARM Cortex-M3 内核的STM32F103VE 芯片作为系统的MCU(Microcontroller Unit); 在MDK-ARM 平台下用C 语言开发主监控程序和信号产生程序; 利用Python 工具在PC(Personal Computer)端编写人机交互界面, 通过串口实现PC 与MCU 之间通信; 设计低通滤波电路和多级放大电路对产生的信号进行噪声(杂散)抑制和幅度控制。测试结果表明, 该信号发生器输出信号失真小, 精度高,频率范围宽, 具备较好的稳定性。输出正弦波、方波的频率范围为DC ~150 MHz, 频率漂移100 PPB(Part Per Billion), 频率分辨率1 滋Hz, 输出信号幅度峰峰值可在10 mV ~20 V 范围内, 以10 mV 步进调节。技术指标满足大部分外场实验和工业应用的需求。     

基于CORDIC算法的直接数字频率合成器

在传统的直接频率合成器（DDS）中，相位到幅度的转化是通过相位码寻址只读存储器（ROM）来实现的。随着微电子技术的进步，用实时计算来代替ROM查找表已成为可能。文章讨论了应用CORDIC算法计算正弦值时旋转方向的确定方法以及CORDIC算法在DDS中的应用，为基于可编程器件设计DDS系统提供了有益的参考。     

直接数字频率合成器DDS的设计

在分析直接数字频率合成器 DDS工作原理及杂散影响的基础上,以 8031单片机和 CPLD芯片 FLEX10K为主要硬件进行设计.设计过程采取了改善杂散的措施,测试表明 DDS能产生 0～ 11MHz的正弦输出信号,频率分辨率达到 0.1Hz,满足电子系统的一般要求.