低延迟路由器中高效开关分配机制的实现与评测

开关分配位于片上网络路由器流水线的关键路径上,对路由器以至整个片上网络的性能都会产生很大影响.已有的开关分配方法主要针对标准流水线路由器进行分析改进,缺乏对低延迟路由器中基于时间序列的开关分配方法的研究.本文首次在低延迟路由器上实现了基于时间序列的开关分配机制,并针对分配过程中优先矩阵的构造特点进行了优化改进.仿真实验结果表明在低延迟路由器中采用基于时间序列的开关分配策略可以使片上网络的性能得到很大提升.     

基于三维Mesh片上网络的双链路互连架构

片上网络(network on chip,NoC)作为一种全新的片上互连通信架构,面积受限,却具有丰富的线资源。而且,三维片上网络的层间互连线很短,同时提供了在第三维度上的互连扩展性。根据这些特性,该文提出了一种基于三维Mesh片上网络的双链路互连架构。在垂直方向上,该架构采用双链路互连,使其通信带宽加倍;而且,跨层连接的垂直链路降低了消息传输的路由跳数。这些都带来网络平均延时的降低和最大吞吐量的提高,却仅仅增加一些控制逻辑电路。仿真结果验证了理论分析。与传统的单链路架构相比,该架构以较小的面积开销换取了较大的性能提高。     

基于纵向优先多播路由算法的片上网络路由器设计

设计了一种支持多播通信技术的简单片上路由器,采用“纵向优先”的多播路由算法和虫孔交换技术,实现同时向指定区域内多个节点发送数据的功能。通过仿真验证了算法有效可用,在节约网络资源、提高系统工作效率方面,具有实用性。     

一种提供高效带宽分配和低延迟的片上通信仲裁方法

提出一种“滑动带宽调整窗口”的仲裁方法,适用于片上网络的路由器、多端口的存储控制器和传统的共享总线。通过该仲裁方法,可以细粒度地设置和动态调整系统的通信带宽分配,从而使系统通信带宽分配和通信延迟维持在合理、稳定且符合系统设计要求的状态。实验表明,相比几种流行的仲裁方法,使用该仲裁方法,实际带宽分配与系统要求之间的差距减少了13％,平均通信延迟减少了37.5％,而且其硬件实现代价对于大中规模的系统芯片是完全可以接受的。     

面向片上网络延迟优化的直通路径预构机制

针对维序路由模式下报文传输时表现出的空间局部性,提出了一种适用于报文直向通信优化传输的直通路径预构(SFRP)路由器结构.通过在路由器内部输入端口N,S,E,W分别静态地预构一条连接其直向通信输出端口的开关直通路径,结合适当的重用以及中断机制,以期实现后续的报文在满足匹配条件的情况下可直接利用开关直通路径进行报文的传输,进而旁通开关分配流水站,降低报文传输延迟.合成通信负载下的模拟结果表明,SFRP路由器在报文注入率饱和前较BASE, BASE_LR, BASE_LR_SPC和PSEUDO_CIRCUIT等四种路由器结构均可获得非常明显的性能提升,其性能提升最大可达到59%, 46%, 25.6%和9.5%.真实应用负载下的模拟结果表明,SFRP路由器与PSEUDO_CIRCUIT路由器的平均延迟相当,但较其他几种路由器结构可分别获得57%, 45%和21%的性能提升.     

解决网络延迟的网络新技术

分析了目前Internet网络传输过程中存在的网络延迟问题，分别从路由器的延迟，交换机的延迟还有协议转换的延迟等方面邮几种解决此问题的网络新技术。     

扩展二维网格片上互连性能分析

为了解决Mesh网格在某些情况下不能满足片上网络互连需要的问题,将Mesh网格扩展到三角形和六边形网格,在分析不同结构静态特性并揭示不同结构的内在联系的基础上,基于全局均匀随机通信模型,通过改变网络规模和变换通信强度,分析了不同结构网络的动态特性,最后用链接数表示通信成本,使用该文提出的网络单位成本延迟负载能力这一技术指标,对不同互连结构的综合性能进行了对比,并指出了它们分别适用的场合。实验结果表明,在大规模超大规模片上多处理器中直接单独使用任何形式的二维网格互连均不能取得很好的性能。     

低开销的片上网络无关容错路由策略

现有容错路由技术大多依赖重路由的解决方案，通过绕行方式避开故障区域，导致故障周围出现流量拥塞；无关路由算法尽管降低了路由开销，但其容错能力有限。针对存在故障节点或故障链路的片上网络，在网络资源受限的情况下，提出了一种不需要提前构建绕行路径的无虚通道低开销无关容错路由策略(OFTR)。当检测到当前节点与目标节点对之间无故障时，采用FTOE-APA规则路由数据包，实现了路径选择的多样性；当检测到节点或链路故障时，根据源节点、当前节点以及目的节点的相对位置关系动态修改输出端口的优先级，使数据包可以通过最短路径转发，最大限度地减少重路由。OFTR路由策略通过改进的奇偶转向规则和动态改变输出端口的优先级既避免了网络死锁，又降低了数据包进入故障周围的概率。仿真结果表明：OFTR路由策略降低了网络平均延迟，节约了网络开销，与其它确定性容错路由算法相比，饱和吞吐率平均提高了8%以上。     

片上网络虚拟通道技术研究

TDMVC是一种面向连接的通信服务,其中两个或多个连接轮流分享使用专用时间间隙的缓冲器和链路带宽。本文提出了一种基于逻辑网络（LN）时隙分配方法的多状态虚拟电路（VC）设置。该方法能够根据网络中实时传输情况配置数据的传输通道,使得片上网络（NoC）的数据传输能够更有效率,系统资源利用率更高。     

一种新型片上网络及其受限组播路由算法设计

从降低节点度、减少网络链路数和缩短网络直径的角度出发,提出一种用于片上核间互连的新型互连网络——基三分层互连网络（THIN）,该网络具有明显的层次性、对称性和可扩展性．深入研究了THIN的静态特性,并与2-D Mesh和Hypercube进行对比,结果表明：在网络规模不大时,THIN更适于用来构建片上核间的通信网络．THIN中节点采用一种支持分组的编码方案,基于该方案,设计了一种基于树的受限组播路由算法（TRMA）,该算法设计简单、路由效率高并易于硬件实现．仿真结果表明：TRMA比基于单播的多播路由算法具有更小的网络延迟和更少的网络流量．     

分布参数互连网络系统分析方法研究

为了对包含分布参数元件的网络进行有效分析,把整个网络划分为线性集中参数网络和由分布参数元件构成的线性子网络,先采用改进节点法(MNA)建立集中网络的频域方程,然后再将分布子网络以导纳矩阵的形式加入其中.该方法将MNA应用范围从集中参数网络推广到包含分布参数元件的网络,可用于分析一般的分布参数网络.互连网络示例的仿真结果证明了该方法的有效性,仿真时间仅为HSPICE的25%左右.     

利用中心代理实现移动Ad-Hoc网络接入的方法

实现移动Ad-Hoc网络（MANET）和Internet互联是目前移动接入领域的一个研究热点，针对已有接入方法所存在的缺点，提出一种以移动节点间相互竞争出现的中心节点作为移动代理，利用移动IP协议实现MANET接入Internet的新方法，并探讨了中心代理节点的选取、MANNET整体移动接入，代价等问题。该方法具有开销小、接入灵活、不需对移动IP做大的改动等优点。     

基于等效电路模型的频变互连线网络并行仿真技术

摘要：
针对超大规模集成电路中复杂互连线网络的快速仿真需求,提出并实现了含频变分布参数互连线网络的并行仿真技术.建立频变互连线的等效传输线模型,并借助多端口等效模型将互连线部分与其他电路单元相分离,实现互连线仿真的并行化.互连线采用时域有限差分方法求解,而除去互连线的其他电路则在集成电路模型程序（SPICE）中进行仿真,两者在同一时间步内交换数据.基于该技术开发出并行仿真软件FdSPICE.数值实验证明,该软件计算精度较高,可有效提高复杂互连线网络的仿真效率.

关键词：
互连线; 频变参数; 并行仿真; 时域有限差分

中图分类号： TN 47
文献标志码： A

XIE De fu,TANG Min,MA Li zhuang,MAO Jun fa


Abstract：     

一种实用宽带路由器的实现

传统的基于硬件的路由器价格往往较高，不为一般的单位所接受，而基于软件的路由器，功能上肯定不如基于硬件的专用路由器，但成本很低．笔者介绍了一种利用旧的低档电脑组建成宽带路由器的方法，用这种方法组建的路由器经过内蒙古民族大学网络中心一年多的使用证明，该路由器功能齐全，运行稳定，管理方便，对于中小企事业单位的局域网接入互联网是比较理想的．     

面向高精度互连时延分析的电路网表生成方法

面向高精度时延分析,提出基于场求解器电容提取的自动互连电路网表生成方法.通过分析三维互连结构数据,实现互连线网中导体块之间连接关系判断;然后用图的广度优先遍历算法重新排序导体块,最后结合电阻电容提取结构生成SPEF和SPICE两种电路网表.基于实际互连结构的实验验证了该方法的正确性和有效性.     

基于深亚微米工艺长互连线延迟优化的设计方法研究

随着SoC方法学的使用,集成电路越来越复杂,设计规模越来越大,连线延时已经成为影响时序收敛的关健因素之一.本文提出了一种基于物理设计的长线互连优化方法,即优化关键单元的布局,并选取、增、减repeater来优化时序.本方法根据单元间的位置测定单元间距,指导设计中需要插入的repeater位置及数量.长互连延迟的优化效果与所使用的单元、插入单元的间距、选用的线宽等影响因素有密切关系.28nm工艺下,在间距200μm~250μm时插入8倍驱动(×8)规格的反相器(缓冲器)时效果最好.其次,将互连线上的缓冲器换成反相器,互连延迟能降低10%.第三,使用更宽的走线能使长互连线延时再降低20~30ps.     

一种3D IC TSV互连的内建自测试和自修复方法

提出一种检测和修复有缺陷TSV的内建自测试(BIST)和内建自修复(BISR)的方法。采用BIST电路测试TSV, 根据测试结构, 采用BISR电路配置TSV映射逻辑, 有故障的TSV可被BISR电路采用TSV冗余修复。所提出的设计可减小TSV测试价格, 并减少TSV缺陷引起的成品率损失。电路模拟表明, 面积代价和时间代价是可接受的。     

处理器互联体系结构的一些特点分析

介绍目前计算机工业界最新的处理器互联总线的最新进展。以QuickPath为例简要地叙述其现有的研究应用状况和介绍QuickPath体系结构的特点,及其这种新总线接口将给未来服务器体系结构带来影响的一些推测;并介绍在高端容错大型计算机高可靠性及可重构架构系统设计中的一些相关考虑。     

一种基于编码分配的报片交换无缓冲路由器

提出了一种基于编码分配的报片交换无缓冲路由器（FBEA-BLESS）,通过非偏转和偏转2级分配策略来减小路由器的关键路径延时,并采用go-stop-steer (GOSS)机制来避免网络的活锁.结果表明,与基准的无缓冲路由器(BLESS)相比,所提出的FBEA BLESS的网络平均延迟降低了29.4%.