过采样△—∑模数转换器的噪声特性

定量分析了过采样△－∑模数转换器电路的噪声声源及其对转换器性能的影响，通过对量化噪声及电路噪声的比较分析，获得了过采样△－∑转换器在不同的电路参数下的噪声特性曲线，为转换器电路设计提供了理论依据。     

过采样Σ-ΔADC的原理及单片机实现方法

论述了过采样Σ-ΔADC的基本原理及结构,分析了Σ-Δ调制器的频域传输特性和系统的信噪比,给出了实现不同的A/D转换精度必须满足的条件和用单片机实现Σ-ΔADC的具体方法和电路.实际使用表明,该方法测量结果可靠,具有实用价值.     

Σ-ΔADC调制器中的模拟电路设计

在简要介绍Σ-ΔADC基本原理的基础上,分析了Σ-Δ调制器的噪声特性,并对调制器自上而下的设计方法做了介绍。结合实际的性能要求,重点对模拟电路部分设计中的关键以及设计方法进行了详细分析,并给出了有关的电路结构和仿真结果。     

适用于Σ—ΔADC的半波滤波器设计

讨论了Σ－ΔＡＤＣ模数转换器中降采样部分的抗叠混滤波器的设计要求和结构，着重介绍低过采样率情况下半波波器的设计过程和有关证明，并给出了４组滤波器的数据。     

宽带Σ-Δ锁相环路的相位噪声抵消技术

根据传统的小数分频锁相环中的采样保持方案,提出了宽带Σ-Δ锁相环中采样保持技术的实现方案.方案的采样时刻由首先出现的参考时钟信号或分频器信号的上升沿决定,可以在采样前为补偿电流和电荷泵电流提供足够的时间以保证它们在积分器上的完全积分,从而解决了使用相位内插的Σ-Δ锁相环中电荷泵电流脉冲与补偿电流脉冲间的匹配问题.仿真结果表明,使用采样保持单元后可以显著降低环路中的相位噪声和杂散噪声.     

用于Σ-Δ数模转换器的重构滤波器的设计

基于重构滤波器在Σ-Δ数模转换器(Σ-ΔDAC)中的作用,选用有限冲击响应滤波器来满足重构滤波功能,并采用Kasier窗函数法设计滤波器系数.提出了一种用电阻抽头网络与电流源组合从而实现滤波器系数的方法.Matlab仿真结果表明,该电路性能满足设计要求.     

一种适用于音频调制的混合架构低功耗Σ-Δ调制器

随着电子信息技术的发展,移动便携电子设备不断进入人们生活的各个方面.应用在模数混合信号系统的性能也在不断提高.模数转换器作为模数混合信号系统中核心的组成部分,ADC的性能水平直接决定了使用它的系统的性能水平.由于集成电路元件间匹配精度的限制,在同一工艺条件下,SARADC很难实现高精度,而Σ-ΔADC采用了过采样和噪声整形技术,大大降低了对元器件匹配的要求,易实现高精度,但量化器单元电路功耗较高,针对这些特点,提出了一种将SARADC和Σ-ΔADC相结合的架构——2阶5位Σ-Δ混合架调制器.其在传统Σ-ΔADC的结构上去除Flash型量化器,用低功耗的SAR型ADC作为量化器,保持了Σ-ΔADC的高精度特点,基于开关电容、积分器和采用动态比较器的逐次逼近型ADC来实现.ADC中的积分器采用运算跨导放大器(OTA)实现,前馈调制器中的多位量化器和模拟加法器由SAR模数转换器实现,模拟无源加法器嵌入到由电容器阵列和动态比较器组成的SAR ADC中,其中动态比较器无静态功耗.该芯片基于SMIC 180 nm CMOS工艺设计和验证,芯片版图的有效面积为0.56 mm2.通过对该调制器芯片的后...     

一种新型低kickback噪声的闩锁型比较器

提出了一种新的闩锁型比较器结构。由于它的低kickback噪声特性,此比较器特别适合应用于差分模拟－数字转换器(ADCs)。电路采用标准 0.35μm 的工艺进行模拟,结果显示此比较器在 3.3V 电源下采样频率为 400Ms/s,并且kickback噪声比传统结构减少了88%。     

一种MASH结构Σ-ΔADC的指数自适应算法与实现

提出了一种用于级联结构(multi-stage noise shaping,MASH)Σ-ΔADC的自适应算法,并给出了电路实现方式.该算法采用Σ-ΔADC的输出估计输入信号幅度,在不改变噪声传输函数(noise transfer function,NTF)的前提下,通过改变调制器的缩放系数,得到自适应的信号传输函数(signal transfer function,STF),从而使输出信噪比(signal to noise ratio,SNR)在自适应范围内与输入信号幅度保持独立,并给出了具体的实现方法.另外,通过改变调制器最优系数适用范围的方法,将Σ-ΔADC的量化范围提高至满幅.     

Σ—Δ模数转换器在低过采样率时的噪声分析

本文就Σ－Δ模数转换器（ＡＤＣ）在视频应用时遇到的问题以及应采用的结构作了讨论，并根据理论分析及计算机模拟的结果，发现当过采术率下降到８或４时，二级级联多位Σ－ΔＡＤＣ仍然具有满意的转换精度。     

高精度Σ-ΔADC中的数字抽取滤波器设计

设计1个应用于高精度sigma-delta模数转换器(Σ-ΔADC)的数字抽取滤波器。数字抽取滤波器采用0.35μm工艺实现,工作电压为5V。该滤波器采用多级结构,由级联梳状滤波器、补偿滤波器和窄带有限冲击响应半带滤波器组成。通过对各级滤波器的结构、阶数以及系数进行优化设计,有效地缩小了电路面积,降低了滤波器的功耗。所设计的数字抽取滤波器通带频率为21.77kHz,通带波纹系数为±0.01dB,阻带增益衰减120dB。研究结果表明:该滤波器对128倍过采样、二阶Σ-Δ调制器的输出码流进行处理,得到的信噪失真比达102.8dB,数字抽取滤波器功耗仅为49mW,面积约为0.6mm×1.9mm,达到了高精度模数转换器的要求。     

Y—Δ起动主电路最优方案的分析

本文通过对六种常见的Ｙ－Δ起动主电路进行分析，得出了三相异步电动机无论拖动何种特性负载起动和运行的最优Ｙ－Δ主电路方案。     

∑-△型A/D转换器中量化噪声的功率谱整形

在设计数据采集系统时, 为使采集系统前端输出信号的带宽与后端处理模块相匹配, 在建立高阶Σ-Δ调制器理论模型的基础上, 对A/D转换器中的量化噪声功率谱的整形过程进行了研究。理论分析和仿真结果表明, 结合了过采样技术的高阶Σ-Δ型A/D转换器能大大降低量化噪声。     

基于分数阶傅里叶变换的量化噪声抑制方法

针对A/D转换器在采样和量化过程中产生的量化噪声问题,提出一种基于分数阶傅里叶变换的量化噪声抑制方法.利用经典量化器的统计特性,分析出量化噪声在分数阶傅里叶域具有白噪声特性,利用过采样和分数阶傅里叶域数字滤波方法对输入信号的量化噪声进行抑制,提高信号质量.理论推导和仿真结果表明,该方法能够有效抑制量化噪声,提高A/D转换器的输出信噪比,而且针对线性调频等信号的量化噪声抑制效果优于传统傅里叶域的方法.      

12位A/D转换器AD1674的单片机接口技术

AD1674是12位高速A/D转换器,其内置采样保持电路、参考电压和时钟电路.其三态输出缓冲器可以方便与微处理器接口.8位总线的单片机需要分两次才能读取转换结果.提供了接口电路的设计实例和相应的驱动程序,并描述了正确的布线方法以避免引入高频信号噪声.     

Δ-Σ频率合成器带外量化噪声抑制技术

基于对电荷泵电流不匹配引起的高阶Δ-Σ调制器（DSM）量化噪声建模,提出一种改进型小数分频频率合成器（Frac-N）模型,即：在传统小数分频频率合成器的反馈支路上嵌入一个不含分频器的宽频带锁相环（PLL）构成的噪声滤除器（NF）。另外,为了减小鉴频鉴相器（PFD）输入端相位误差,设计了一个线性度能达到89%的电荷泵。该频率合成器采用0.18μm CMOS电路实现,仿真结果表明采用该噪声滤除技术可以对高阶DSM产生的带外量化噪声进行有效抑制。     

高锁定范围半盲型过采样时钟数据恢复电路设计

采用标准0.18 μm CMOS工艺,设计了一种高锁定范围的半盲型过采样时钟数据恢复电路.该时钟数据恢复电路（Clock and Data Recovery,CDR）主要由鉴频器（Frequency detector,FD）、多路平行过采样电路、10位数模转换器（Digital To Analog Converter,DAC）、低通滤波器（Low Pass Filter,LPF）、多相位压控振荡器（Voltage Controlled Oscillator,VCO）等构成.该CDR电路采用模数混合设计方法,并提出了基于双环结构实现对采样时钟先粗调后微调的方法,并且在细调过程中提出了加权调相的方法缩短采样时间.仿真结果表明,该CDR电路能恢复1.25～4.00 Gbps之间的伪随机数据电路,锁定时间为2.1 μs,VCO输出的抖动为47.12 ps.     

一种应用AD7715进行应变测量的方法

兰州铁道学院自动控制研究所牛宏侠魏宗寿下转第６１页为配合电液伺服协调加载控制系统的研究，我们开发了智能Ａ／Ｄ转换装置，用于应变测量。与电阻应变仪相比，它更适用于系统功能的完善，且体积小，便于携带，即插即用，发展前景广阔。除了用于应变测量外还可以用于其它数据采集系统。在智能Ａ／Ｄ转换装置中，我们选用了美国ＡｎａｌｏｇＤｅｖｉｃｅｓ公司生产的高精度的串行模数转换器ＡＤ７７１５。１ＡＤ７７１５简介ＡＤ７７１５为１６位不失码的高精度Ａ／Ｄ转换器，Σ－Δ转换结构，通过噪声整形和数字滤波增加分辨率，三线串行接口，内部有自校正电路，可对零点漂移和增益误差进行校正，增益可选择１、２、３２、１２８四种，３Ｖ或５Ｖ供电，功耗低，成本低，噪声小，工作环境温度在－４５ＯＣ和８５ＯＣ之间，抗干扰能力强。ＡＤ７７１５内部有四个寄存器，通讯寄存器中写入的数据决定下一步操作是对哪一个寄存器进行操作，是读操作还是写操作，同时可设置片内放大器增益。设置寄存器是只读的８位寄存器，它控制着ＡＤ７７１５的校正、输出率、单／双极性、缓冲态以及滤波同步的设置。数据寄存器是１６位只读寄存器，它存储最近一次的转换结果。测试寄存器用来测试设备。ＡＤ７７１５有三...     

基于TD-SCDMA的波形发生器中频率合成器的研究和设计

简单介绍了频率合成技术,利用Σ-Δ技术对分数频率合成器进行了研究和设计。该频率合成器主要的子单元电路包括Σ-Δ调制器、压控振荡器和环路滤波器。最后利用ADS软件对所设计的频率合成器进行了性能仿真,结果表明,本文设计的频率合成器可以满足88MHz～132MHz动态范围的高精度、高稳定度的时钟信号输出,并且通过算法能够实现88MHz～132MHz动态范围时钟信号的灵活切换。     

基于Σ-Δ调制和DirectFET器件的D类功放设计

音频功率放大器是电子设备的重要组成部分,其输出功率、效率和非线性失真要求越来越高﹒为解决D类功放效率和失真之间的矛盾,引入Σ-Δ调制减小非线性失真,使用DirectFET开关管提高功放效率,并设计制作了一台D类功放机﹒文章对Σ-Δ调制原理进行了详细地阐述,并设计了前置放大电路、调制电路、功率变换电路和滤波电路等,仿真结果达到预期要求﹒测试结果显示:该机器在4Ω负载上输出功率达100W,总谐波失真小于1%,效率最高可达94%﹒相比PWM调制和其它常规封装开关管设计的装置,失真和效率均有一定改善﹒