基于CAN总线在卫星飞轮系统中通讯的设计

以CAN总线,设计了卫星飞轮系统中的一种新型的通讯方式,构成DSP与FPGA间的数据交换通道.其采用短帧结构,使传输时间短,受干扰率低,实时可靠地实现DSP对伺服电机的控制.     

嵌入式组合导航系统中高速通信链的实现

在基于DSP和FPGA的嵌入式组合导航系统中,为了满足系统的小型化、低功耗、低成本、高精度等要求, 使用一片FPGA芯片来完成系统各单元间的逻辑控制和多路异步串行口扩展,并且在其内部设计了串行口接收和发送双缓存FIFO。同时,为了减少系统完成数据输入输出任务时中断CPU的次数,在DSP内部RAM中设计了乒乓缓存器,并利用TMS320C6713的EDMA(Enhanced Direct Memory Access)功能完成FPGA内部FIFO和DSP内部RAM中乒乓缓冲器之间的数据传输。试验结果证明,此方法可以在没有CPU干预的情况下,使得多路异步串行口均能在11.52Kbit/s波特率下稳定地工作,有效提高该系统的实时性和可靠性,使得DSP更专注于导航计算。     

基于FPGA的图像数据缓存控制器设计

介绍了SDRAM存储器的工作原理及其特点,给出了以大规模可编程逻辑器件FPGA为核心、SDRAM为缓存的高速图像数据缓存控制器的设计.该控制器实现了对SDRAM接口以及读写FIFO的时序控制,并通过在SDRAM存储器内部切换帧的方法大大提高了图像数据的传输效率.     

激光告警中FPGA与DSP的高速数据传输

针对激光告警图像处理系统对于实时性要求高,要求数据快速传输,以及所要处理的数据量大的特点,将增强的直接存储器访问数据传输方式应用到图像数据传输的技术中。基于TI公司TMS320C6713 DSP芯片和XILINX公司XC2S200PQ208 FPGA芯片的图像处理系统,介绍了系统中FPGA芯片的时序逻辑控制,DSP外部存储器接口(external memory interface,EMIF)与FPGA的硬件接口设计,并着重描述了DSP与FPGA之间增强的直接存储器访问(enhanced direct memory access,EDMA)传输方式的配置和程序设计流程。传输过程不需要CPU干预就可实现数据在存储空间中的高速搬移,并且采用Ping-Pong缓存结构,从而使CPU可以在数据传输的同时进行数据处理,充分发挥出了DSP芯片的性能,为整个系统的实时性提供了有力保证。     

微惯性导航解算与数据实时显示系统设计

针对工程应用中微小体积的导航解算应用场合,设计了一种FPGA+DSP架构的硬件导航解算系统,并通过无线传输将载体的三维运动姿态信息显示到上位机上。该系统中,FPGA是核心控制器,用来控制MIMU数据采集、启动DSP解算和导航参数的无线传输;DSP作为导航解算处理器,完成了导航参数的解算和数据传输。本设计系统具有功耗低、体积小和灵活性高的特点,能够完成MIMU数据的采集解算、无线传输和上位机显示,试验证明该方案切实可行。     

基于DSP和FPGA的UART系统设计

基于DSP和FPGA的异步串口UART的工作原理和软、硬件设计.采用DSP作为处理器,将UART的核心功能嵌入到PFGA内部,并利用DSP的EDMA功能完成FPGA内部FIFO和DSP内部RAM中乒乓缓冲器之间的数据传输.使用VHDL硬件描述语言对PFGA进行编程,并在Quartus Ⅱ 7.2中完成了时序仿真,最后在Altera的CYCLONE系列FPGA上下载实现,验证了用FPGA实现串口通信的可行性.     

高分辨率数字视频展台系统设计

基于SONY公司85万像素的图像传感器套件,采用CCD DSP FPGA配合单片机的构架完成了视频信号的采集、处理、显示和控制。首先使用单片机给时序信号发生器和DSP初始化,系统正常工作后完成视频信号的采集、A/D转换,输出原始数据信号送给DSP处理,得到YUV422格式信号给FPGA。FPGA采用两片SDRAM作为帧缓存,将帧率从15帧/秒提升到60帧/秒,从而可使图像传感器采集的图像在VGA显示器上实时显示。     

基于TMS320C6414的视频采集处理硬件系统设计

论述了以TI高性能DSP TMS320C6414为核心处理器的视频实时图像处理器系统的设计原理,分析了高速板设计中的几个关键问题．在以DSP为处理核心的图像系统中,以FPGA为数据采集逻辑控制单元,采用DSP控制实现了多种电视制式信号图像数据采集．详细讨论了数据采集部分的结构和FPGA的控制逻辑,DSP响应中断实现数据转移和存储．采用FPGA实现视频信号数据实时预处理,可提高系统性能,同时具有适应性与灵活性强,设计、调试方便等优点．     

基于DSP帧曝光图像采集系统

介绍了一种基于帧曝光CMOS传感器(MT9V034)、FIFO芯片(AL422B)、高速可读写存储器SRAM,以及DSP28335系列和CPLD的图像采集和传输系统。采用DSP2000系列内部DMA控制器与FIFO芯片相连的方法,完成对图像的快速采集及传输。详细论述了系统的总体结构、部分硬件设计和软件程序设计,并给出了实验结果。     

一种视频序列中快速定位目标图像的硬件实现方案

针对车牌定位与分类难的问题，提出了一种适用于汽车牌照号码识别的新型图像定位和分类系统实现方案．该方案采用可重配置器件FPGA和数字信号处理器DSP协同工作，实现了便携式图像处理系统．给出了系统测试平台设计思路，并详细列出了新型系统的性能数据．经测试，当FPGA时钟为50MHz时，系统吞吐率为15帧／s，可以满足实时处理要求．     

基于USB 2.0的帧转移面阵CCD数据采集传输系统的研究

详细介绍了一种基于USB2.0的帧转移面阵CCD图像数据采集传输系统的软硬件设计。设计了基于可编程门阵列(FPGA)器件的CCD驱动时序发生器,并采用CCD专用视频处理芯片对模拟视频信号进行采样、量化、模数转换,通过USB2.0传输接口与计算机通信,实现了数据快速准确的传输。     

捷联惯组的加速度计信号的采集

介绍了加速度计的数据采集方法，采用大规模可编程门阵列（FPGA）实现高精度可编程芯片AD7716的初始化和数据读取，FPGA将所读加速度的数据（包括其他数据）传给DSP，使其在DSP中参与导航解算工作，这里给出了在DSP中所实现的软件流程图．整个设计通过实际运行，证明其有一定的实用价值．     

基于DSP与FPGA的ARINC 429总线收发系统设计

为了满足目前航空电子设备对429总线通信的广泛需求,设计了一种改进的ARINC429总线收发系统。首先简要介绍了ARINC429总线的特点,系统中数据信息的传输严格依据总线规范来实现,数据收发核心单元由HS-3282和HS-3182等ARINC429专用器件构成。其次,给出了基于DSP和FPGA的系统硬件设计和软件流程。整个系统以DSP为控制单元,通过对FPGA编程来实现系统的逻辑设计。实验结果表明该总线接口能够完成高速429数据通信的要求,具有可靠性好、传输准确、集成度高等优点,可广泛应用于航空电子设备通讯领域。     

基于FPGA的STM-64帧同步技术

介绍了一种采用FPGA(现场可编程门阵列电路)实现SDH(同步数字体系)通信中STM-64信号帧同步的技术。该技术由1个10,G光模块、1个10,G解复用芯片以及1个FPGA组成,可以在FPGA中实现专用芯片才能实现的STM-64帧同步。该技术中所有数据及帧格式完全符合SDH传输国际通用标准,在各种SDH设备中拥有广泛的应用价值。     

基于FPGA的多通道并行UART接口设计

针对现有多串口测控系统数据传输率低,各通信接口之间相互影响且不能并行通信的问题,提出了一种基于FPGA的多通道并行UART接口设计方法。依据RS-232异步通信协议,首先采用硬件描述语言设计了UART接口的波特率发生器、发送模块和接收模块,然后在EP2C8器件上对设计的多通道并行UART逻辑功能进行测试。试验结果表明,该设计方法能够实现10 Hz GPS数据帧和76.29 Hz航向参考系统AHRS数据帧的完整接收,各UART模块之间能并行工作,数据帧传输完整可靠。     

多光口SDH网元中DCC通道速率适配电路的设计与实现

采用现场可编程门阵列(FPGA)，设计了一种用于SDH传输系统中数据通信通道(DCC)数据帧汇聚与速率适配的电路，可以将具有不同时钟的12个独立DCC通道中的HDLC数据帧进行提取、缓存并复接成一个时分复用的高速数据链路，交给Motorola MPC860中的多通道通信控制器进行处理，整个设计采用一片XILINX的xc2s200pq208完成，使用约17万等效门，在HDLC最大帧长为1kB的情况下，允许的多通道通信控制器与DCC通道时钟之间的时钟偏差大于1．4％，并给出了测试波形。     

密集信号环境下信号采集器的设计

介绍了在密集信号环境下DSP FPGA数据采集器的设计，系统电路简单，易于实现，在实际应用中效果良好．由于使用了FPGA器件，因而硬件设计灵活，集成度高，具有很高的参考价值。     

一种可扩展高速FPGA嵌入式ECC电路设计

针对当前现场可编程门阵列(FPGA)嵌入式帧检错与纠错(ECC)电路速度低、可扩展性差的不足,设计了一种新型可扩展的高速流水线型帧ECC电路.它充分利用FPGA回读数据的特征,在FPGA回读数据的同时完成单帧数据的ECC校验,不占用额外的存储资源.每一级流水线的延时相对于整个FPGA配置电路的延时而言是非常小的,不会影响到整个FPGA配置电路的速度.实验结果表明,和Xilinx设计的ECC电路相比,本设计的平均最高工作频率是其1.5倍,平均资源占用率仅为其10%.此外,该帧ECC电路具有良好的扩展性,通过调整流水线的级数就能够很好地适应FPGA配置位流结构的改变.     

基于JTAG和FPGA的嵌入式SOC验证系统设计与实现

文章设计采用FPGA、NIOSⅡ软核以及定制的JTAG逻辑,构建了一种通用的FPGA嵌入式验证平台,成功地完成了国产某型DSP芯片的验证与测试.此验证系统首次建立了从PC到验证目标系统的完整的数据链路,解决了SOC验证系统的可重用性和验证数据发送、传输、采集的实时性、准确性及可测性问题.     

基于FPGA的图像处理系统

针对目前采用通用计算机、多CPU并行、DSP等方法实现实时图像处理的不足,研究了一种基于FPGA的图像处理系统,由图像采集和图像处理基本算法两部分组成.图像采集选用OV7670图像传感器,其内部集成了传感器及图像处理单元,可以直接输出数字信号给FPGA.图像处理选用Altera公司的Cyclone II系列的FPGA芯片,在芯片上完成了图像采集的控制,模拟了I2 C总线协议,通过设计FPGA的内部逻辑实现了图像灰度化、中值滤波、边缘检测等图像处理基本算法,使处理速度远远快于软件方法.仿真结果显示:该系统实现了实时图像的快速采集和处理,最高能达到30帧/s,并且分辨率为640×480.