并发程序设计的互斥、同步及其复杂性

并行性指同时性和并发性.由于进程的并发执行,产生资源共享问题,必须考虑进程的互斥与同步问题,这增加了程序设计的难度.本文讨论并发程序设计中的互斥及同步方法,并以SISD,SIMD,MIMD等3种计算机系统结构为例,分析各种并发程序的复杂性函数.这里主要讨论程序执行时的时间复杂性问题.     

DSP汇编语言优化设计

执行效率是衡量DSP程序的性能的重要指标,因而程序的优化就显得十分必要.在TS201的环境下,基于汇编语言,结合MTI(动目标显示)的程序对SIMD(单指令多数据)技术、利用或避免延时、加强指令级并行、软件流水、循环展开等优化方法进行了比较和分析.优化后的汇编程序的效率提高了48.5%.     

顺序程序并行转换系统通过专家鉴定

我校计算机系分布式程序设计科研组研制完成的七·五攻关项目——顺序程序并行转换系统,1990年11月16日在我校通过由南京大学主持的专家鉴定.这套系统能把FORTRAN 77顺序程序转换成MIMD系统上运行的并行FORTRAN程序,使得微型机所组成的分布式系统具有大中型计算机的计算能力,从而大大提高了程序的执行效率.     

多处理器上（m,n）选择问题的一个并行算法

给出求解从任意给定的n个数据中选取m个最小(最大)者即(m,n)选择问题的一个并行算法(m相似文献   

基于单指令级并行的快速求交算法

布尔查询中的求交操作被广泛应用于各种信息系统中,是进行文档检索的基本操作之一。其基本形式可以视作多个有序整数序列的交集问题,而提高求交运算的效率是当前研究的重点。在传统求交算法的基础上,利用单指令多数据流(single instruction multiple data,SIMD)并行指令集,针对其核心的搜索步骤,提出了两种基于SIMD的跳跃式搜索算法。该算法在提高性能的同时,能有效适配在传统多倒排链求交算法中。实验证明,优化后的算法相比未使用SIMD的情况下有了很大的提升,甚至优于SIMD优化后的两两相交算法,性能最高提升37.3%。     

SSE2指令在代码优化中的关键作用研究

代码优化是提高应用程序性能的重要手段,单指令多数据流作为一项动态改善应用程序性能的技术已被工业界广泛接受．通过对Intel的第二代单指令多数据流扩展指令系统SSE2在程序优化中的重要方法和关键实现的研究,给出实践中有关代码优化的解决方法．     

八位高性能低功耗微控制器的设计与实现

分析了降低微控制器功耗的理论基础上,保持系统高性能前提下,通过改进基于流水线的时序结构和体系结构的优化,降低功耗。设计完成了兼容PIC16C57指令集,具有取指、执行两级流水线、单周期单指令(除程序转移指令外)低功耗的微控制器。     

我国校园足球政策执行动力系统及优化路径分析——以协同学理论为视角

采用文献资料法,逻辑分析法等研究方法,结合我国校园足球政策执行的现状,应用协同学理论对我国校园足球政策执行的动力系统进行分析,探索我国校园足球政策执行的有效实施路径.研究认为,我国校园足球政策执行是一个开放性系统,具有耗散结构和自组织结构的相关特征,通过扩大校园足球政策执行主体的交叉利益范围,确保政策执行力系统控制参量发挥作用,促使动力系统的自组织运转等措施,产生由人力熵流、财力熵流、信息熵流、权威熵流、制度熵流所共同构成的执行合力,从根本上提高我国校园足球政策执行效率.     

Loop细分曲面上的交互切分算法

给出了Loop细分曲面上的一系列执行切分算法及交互操作的规则.切分算法是在给定边的尖锐程度上通过执行一次细分多面体现网格而实现的.一般地,相交于一个顶点的边数并没有限制,而且,每一个边的切分值可以不同.这一交互切分算法将有助于加强用细分曲面进行曲面造型的计算机图形系统.     

一个面向移动设备的可编程顶点处理器的设计

为了取代传统的功能单一、电路复杂的固定功能的几何单元电路,设计了一个高性能的面向移动设备的可编程顶点处理器(VPU).该处理器采用了定点的4路单指令多数据(SIMD)的运算结构和具备数据旁路功能的流水线结构,并具有一个高精度的特殊函数求值单元.这些结构加快了处理器的运算速度,并有效减少了电路面积.该处理器已经在FPGA平台上实现.实验结果表明,该处理器能够完成几何部分的计算功能,并且允许用户编程实现自定义的变换模型和光照模型,以实现各种特殊效果.     

基于CUDA的GPU条件分支分歧聚合优化策略

分析NVIDIA GPU底层处理SIMD条件分支分歧的方式及其对程序性能产生的影响。在软件层级提出两种利用"聚合"思想的SIMD条件分支分歧优化策略:循环推迟和循环提前。策略将不同SIMD道中选择相同路径的条件分支"聚合"到同一步循环中,减少了SIMD操作的实际次数。使用CUDA对这两种策略进行的试验结果表明,在满足策略使用条件的前提下能够取得预想中的加速比。该策略实现难度较低、可操作性较强。     

An AP SoC for a unified architecture

An instruction level parallel computing paradigm and a unified architecture for an array processor (AP) on a chip (SoC) are presented in this paper. Here “APU SoC” is short for “an AP SoC for the unified architecture”. The MISD/MIMD architecture for instruction level parallel computing is unified with the SIMD architecture for data level parallel computing. As a result, all the computing can be implemented on an APU SoC. The APU SoC offers the rationale of an array structure for development in current technology, yet simplicity for the hardware (chip) and software (program) parallel designs. Just as a single processor chip can replace many function module chips, the APU SoC can replace the single-core/multi-core/many-core CPU chip for TLP computing and the ASIC/ASSP/FPGA/RC device array chip for Operation Level Parallel computing.     

粗粒度异构预编译器的设计与实现

提出了一种基于用户指导法的异构计算的动态实现工具,称为粗粒度异构预编译器（ＣＨＰ）,定义了５种用户在并行编程时需显式说明的代码段的类型,以及用户对代码段的输入和输出参数需进行的说明。     

锥束CT仿真投影快速计算

针对离散体素模型仿真投影数据计算,提出了一种快速并行计算方法。首先从射线的对称性分析了投影数据的并行计算,然后通过Siddon算法来进行射线与体素的求交;结合SIMD技术实现了离散体素模型投影数据的快速并行计算。实验结果表明,在保持投影数据精度的同时,较之Siddon方法能够取得约1.9倍的加速比。     

一种机器人任务多线程异步解释器

本文介绍了一种机器人任务程序解释技术 在分析了机器人指令和程序格式的基础上,讨论了任务解释器的功能和性能需求,进而提出了多线程异步解释的方案.文章详细介绍了这一方案的核心及技术实现细节,并给出了两级线程处理函数的基本框架 该方案在两种机器人控制器中的良好性能证明了其较强的通用性和先进性     

矩阵乘法的并行计算及可扩展性分析

针对科学与工程计算中的大型矩阵乘积，与原有的串行算法相比照，利用向量外积法，构造了一种适用于多处理机系统的并行算法，给出了算法及实现过程，并进一步分析了算法的可扩展性．     

并行分布计算中多重相关循环的任务调度

一般任务图很难表示多重相关循环语句中不同循环迭代之间的相关关系．本文首先介绍了循环任务图的基本概念，然后说明了如何通过循环展开技术来产生复制任务图，从而把循环传递相关转换为循环独立相关，最后并给出了ＭＩＭＤ－ＤＭ模型上寻找最优循环展开向量的目标函数     

支持微任务的并行微处理单元结构

通过对一个通用微处理芯片构成的大规模多微处理机并行系统ＰＡＸ的结构分析，提出了一种利用微处理单元多个功能部件并行工作，进一步划分并行任务的多微任务思想，并给出了相应的微处理单元结构模型。该思想因ＰＡＸ广泛适应而具有普适性。