一种用于FPGA的单粒子翻转试验系统设计研究

单粒子翻转(SEU)试验是测试FPGA芯片抗单粒子翻转性能的重要方法.提出了一种用于测试FPGA芯片抗单粒子翻转性能的试验系统;该系统通过比对待测FPGA芯片输出数据序列和正确数据来判断是否发生数据翻转.如果发生数据翻转,则进一步统计翻转次数和翻转性质,从而能够较全面的测试FPGA芯片的抗单粒子翻转性能.运用该试验系统对某款FPGA芯片进行了单粒子翻转试验,测试结果显示该试验系统能够正确评估被测芯片的抗单粒子翻转性能.     

一种容忍单粒子双节点翻转的锁存器设计

文章提出了一种新型的锁存器,采用双模冗余容错技术,能够同时容忍单粒子单节点翻转和单粒子双节点翻转。相比于同类型的加固设计,文中设计的结构延迟平均下降74.40%,功耗平均下降8.32%,功耗-延迟积(power-delay product,PDP)平均下降75.20%,面积平均减少15.76%;而且该锁存器的延迟对工艺、供电电压及温度的波动不敏感。     

可编程逻辑器件的发展概述

数字集成电路经历了从小规模集成电路(SSI)，中规模集成电路(MSI)，大规模集成电路(LSI)，和超大规模集成电路(VLSI)的发展过程。PLD器件由早期的可编程只读存储器、可编程逻辑阵列、可编程阵列逻辑、通用阵列逻辑发展到复杂可编程逻辑器件和现场可编程门阵列。PLD器件使数字系统的设计更加便利和高效，FPGA／CPLD和ASIC融合的趋势也越来越明显。     

一种新型的抗单粒子翻转的D触发器

介绍了两种已有的主从型边沿D触发器,它们具有很强的抗单粒子翻转能力.在此基础上提出了一种新型的抗单粒子翻转的D触发器的结构.该结构综合了上述两种结构的优点,在抗辐射性能上得到了有效的改进,减少了面积.     

基于可编程逻辑阵列的索贝尔边缘检测算法的两种实现方案

基于可编程逻辑阵列(FPGA)的片上可编程及并行流水线具有处理快、实时性等优点,采用Quartus II自带知识产权(IP)核进行设计的方案耗资源多,处理速度慢,针对于此提出了改进的索贝尔(Sobel)算子方案,使以上缺点得到改善;结合Matlab和Modelsim对这两种方案的仿真和验证结果表明,改进后的Sobel算子方案明显优于Quartus II自带IP核进行设计的方案,并且能很好地实现图像边缘检测,减少了偏差.     

基于小波和可编程逻辑阵列的爆震控制

为提高汽油机爆震检测和控制精度,将离散小波变换算法和基于FPGA(Field-Program-mable Gate Array)的数字信号处理技术应用于爆震控制中.利用离散小波变换从汽油机的振动信号中提取出了轻微爆震特征,提出一种根据小波子带信号相对能量大小来评价爆震强度的指标和一种基于爆震反馈的点火提前角的控制策略.建立了基于小波算法的爆震控制模型,并进行了仿真实验验证,且将该模型在FPGA硬件上实现.结果表明:基于小波和FPGA的爆震控制方法能准确诊断出爆震,且适合于实时控制,能使汽油机在轻微爆震区工作,有利于提高汽油机的性能.     

可编程逻辑阵列嵌入自测试设计

本文提出的设计方案,以极低的附加硬件资源覆盖了包括附加电路在内的所有单重固定故障、交叉点故障、邻线桥接故障和几乎所有的多重故障。同现今通行的设计方案相比,具有下列明显优点:1) 极低的附加硬件资源;2) 极高的故障被测度;3) 对可编程逻辑阵列的正常操作没有影响;4) 减少了测试延迟;5) 故障检测异常简单。     

通用阵列逻辑GAL器编程方法的研究

介绍了通用阵列逻辑ＧＡＬ器件的输出逻辑宏单元结构及组态模式，重点就ＧＡＬ器件编程中选择输出方式，合理分配引脚处理相邻性问题，选择逻辑问题的描述方式以及ＡＢＥＬ软件编辑中的几个技术问题进行了分析与探讨。     

可编程逻辑器件的设计过程

描述了可编程逻辑器件ＰＬＤ的设计方法和过程。     

可编程逻辑器件的应用研究

介绍了用可编程器的设计数字系统的新方法，并以４位全加器的设计实例说明了本方法的使用原理。该方法可以优化系统的设计，提高设计效率。     

高能中子诱发半导体器件产生单粒子翻转的模拟计算

随着半导体及电子工艺技术的迅速发展,器件向着小尺度、低电压、低电荷、高集成度迈进,大气中子对航空及地面的电子系统造成的单粒子效应越来越显著.本文采用PHITS2.24蒙特卡罗程序及其事件发生器功能,借助于核反应模型与截面数据,验算了描述器件发生单粒子翻转能力的MBGR参数,并采用大气高能中子能谱,对SRAM器件的单粒子翻转率进行了计算与分析.这为我们今后模拟大气中子产生的各类单粒子效应提供了基本方法,也为将来开展相应的辐照实验提供了理论基础.     

可编程逻辑器件在定时控制电路中的应用

介绍了用ＩＳＰ可编程逻辑器件设计的一种器件少、可靠性高、实用性强的广告灯箱定时控制电路,详细阐述了其设计思路、硬件原理及ＩＳＰ可编程逻辑器件的使用技术。     

一种新颖的逻辑分析仪设计方法

逻辑分析仪作为分析数字电路的基本工具,其应用越来越广泛,给出了一种简易逻辑分析仪的设计方案,采用了VerilogHDL硬件描述语言以及SOPC技术完成系统的整体设计,通过系统测试结果表明,系统工作正常,并具备同时测量信号频率的功能,并且系统集成度高,且为以后的功能扩展留有接口,通用性好.     

通用阵列逻辑（GAL）的5种工作模式

通用阵列逻辑为数字系统的设计带来了根本的变革。为了胜ＧＡＬ替代一般的数字电路，提高设计质量，研究了ＧＡＬ的核心电路输出逻辑宏单元的５种工作模式，并指出了各种模式在使用中应注意的问题，使数字系统的设计更加简化和方便。     

通用阵列逻辑分析系统中的多机并行处理

提出了一种模块化的多处理器体系结构，并采用信号量方式同时解决了共享资源的竞争使用及进程同步问题；利用多机并行处理技术，对原研制的ＧＡＬ分析系统ＤＥＧＡＬ－Ａ进行改进，使系统的分析速度提高２５％。     

运用可编程逻辑器件设计频率计的一种方案

运用可编程逻辑器件、EDA技术设计数字电子系统,具有设计快速、调试方便、系统可靠性高、便于升级等优点。文中介绍基于可编程逻辑器件设计数字频率计的一种方案,给出了频率计的结构图和部分仿真结果。仿真结果表明该系统的设计方案正确。     

可编程逻辑器件架构设计展望

随着人工智能、区块链、云计算、大数据、边缘计算、智慧家庭、物联网和5G等信息技术的发展,其对电子硬件系统在系统频率、数据吞吐量、高速传输、数据带宽等性能方面提出了更高的要求,尤其是在国家电子信息技术政策的宏观引领下,信息产业升级需求驱动软件系统、硬件系统、基础元器件等信息技术不断向前发展.截至目前,作为电子硬件系统的核心基础元器件之一,现场可编程逻辑门阵列(Field Programmable Logic Array,FPGA)器件的集成规模、信号处理能力、数据带宽、系统频率,以及高速传输均达到较高水平,为信息技术应用做出了巨大贡献.然而,随着信息技术的不断发展,目前FPGA的性能越来越不能满足日益增长的电子信息技术硬件系统需求,FPGA性能升级势在必行.FPGA作为可编程逻辑器件,其可将处理器、存储器、协议模块、时钟模块、SERDES、PCIE、DDR控制器和DSP等集成在一起.同时,结合FPGA本身的可编程逻辑单元模块、互连线等,可在FPGA器件中形成一个高性能的复杂的系统应用设计.随着信息技术发展对高性能系统的要求,如何将上述资源有机结合在一起,充分发挥其性能优势变得日益紧迫和重要.因此,FPGA的架构设计重要性显而易见.在FPGA架构设计中,需要解决逻辑规模、布局布线延时、时钟偏斜、系统带宽、数据吞吐量、高速传输,以及资源的高效利用率等问题.下面我们将从基本模块结构设计、系统结构设计等进行概述,对未来FPGA架构设计趋势进行展望.     

介绍一种新型的可编程逻辑器件：美国ATMEL公司EPLD

在电子产品设计中,电子系统工程师总是希望能找到刚是好或基本刚好满足自己需要的集成电路,以提高电路的集成度和可靠性,降低功耗。因此,专用集成电路设计便应运而生。专用集成电路设计分很多种:一种是全定制集成电路设计。顾名思义,即完全按照某种用途设计的电路,不浪费一点硅片,这种设计方法对于设计人员的水平要求很高,不能有一点差错,而且设计周期长,投资大.只有在大批量生产时才显示其优越性。再一种就是半定制集成电路设计。随着集成电路制造技术的发展,单片集成电路的容量越来越大,制造厂家     

一种新型可编程逻辑器件GAL的结构及应用

本文介绍普通型GAL的结构和输出逻辑宏单元OLMC的7种组态类型,并在此基础上分析了实际应用中对引脚配置的限制.     

基于可编程逻辑器件的数字系统设计

采用混合设计的方法基于大规模可编程逻辑器件电子设计自动化技术，对于大型数字系统的设计进行了探讨，提出了如何划分多个层次，如何划分出各自独立的功能块是设计的关键。而低层的VHDL书写并不是那么重要。