基于RISC技术的MCU核的设计与研究

介绍了一种基于RISC体系结构的微控制器IP核—8位MCUCore的设计与实现。按照自顶向下的系统级设计思想,利用verilog语言进行寄存器传输级的描述,优化时序控制和结构设计,完成了与主流产品兼容的,具有取指、执行、回写三级流水线,单周期单指令（程序转移指令例外）,高速、稳定的IP核。     

RISC设计和硬件结构

精简指令系统计算机（ＲＩＳＣ）以其在性能价格比上所占的优势以及设计周期短等特 点而得到迅速发展。文中讨论了 ＲＩＳＣ的指令系统和硬件实现原则，说明了编译优化的 重要性，并对ＲＩＳＣ进行了性能评价。     

基于SystemC的RISC CPU行为描述

探讨了一种基于SystemC的RISC CPU建模方法，建立了一个SPARC精简指令集CPU的整数单元(IU)行为级模型．该模型作为指令集仿真器(ISS)．基本达到了RISC CPU的功能要求．为程序提供了一个CPU模拟平台．减少了软硬件协同设计的周期，这对片上系统SOC的实现具有重要的意义。     

SMP与RISC的功能对比

本文对ＳＭＰ和ＲＩＳＣ技术加以比较，以便展望计算机硬件技术的发展。     

RISC处理机设计方法研究

本文利用Verilog硬件描述语言设计了一个32位RISC处理机,该处理机的指令系统包括13条指令,其中算术逻辑运算类指令8条、存储器访问类指令2条、转移类指令3条。仿真测试的结果表明该处理器的功能是正确的。     

RISC的流水线设计

提出了大多数指令在单周期内实现是 ＲＩＳＣ结构设计的新方法。为了达到单周期实现的目的，其关键是指令流水线的设计。采用这一方法实现了 ＲＩＳＣ整数部件ＩＵ，称为 ＱＨＲＣ。分析了 ＭＩＰＳ Ｒ２０００／Ｒ３０００， ＳＰＡＲＣ， ＭＣ８８１００和 ＱＨＲＣ等 ＲＩＳＣ指令流水线设计的方法，并讨论了有关寻址方式的某些特点。最后阐明了如何用并行处理的办法来提高计算机速度。     

浅谈RISC技术

精简指令系统计算机 (简称RISC)的主要特点是CPU的指令集大大简化 ,用简单的指令来提高机器的性能 ,特别是提高CPU执行程序的速度。介绍了RISC技术的起源和它所采用的一些基本技术 ,以及计算机系统中采用RISC技术后带来的好处和还存在的问题及今后的发展方向     

浅谈计算机硬件教学中的流水线技术及障碍

流水线是多条指令同时执行的一种实现技术。目前 ,流水线已经成为 CPU中采用的关键技术。在教学研究中经常涉及到流水线技术 ,但都只是片面谈到流水技术在硬件工作中积极的一面。实际上由于流水线中资源有限 ,在多流水中可能出现对资源需求的矛盾 ,这种矛盾会使本以提高效率为目的技术变得没有意义。     

基于RISC技术的智能数控系统体系结构研究

针对机械加工智能化的要求，阐明了智能数控系统的智能特征，提出了基于ＲＩＳＣ并行处理技术的智能数控系统体系结构。该结构具有多层次、面向任务、紧密耦合的开放系统的特点，其结构复杂性可随要求而变化，以适应不同的应用要求。     

小议计算机体系结构及RISC技术

该文系统概述了现代计算机的两种主要体系结构CISC体系和RISC体系,叙述了当代RISC主流技术及主要特征,以及发展趋势,展望了未来计算机体系发展方向。     

基于流水线技术电路速度的提高

简要介绍了流水线技术的工作原理,分析了基于流水线的乘法器原理及算法,并用FPGA实现。     

RISC技术发展研究

在计算机技术的许多变革中，最有意义的变革是从复杂指令集(CISC)过渡到精简指令集(RISC)体系结构。RISC体系结构打破了传统的处理器体系结构朝复杂化方向发展的常规思路，结构简单，便于利用VLSI以至ULSI工艺制造，也便于在处理器内部实现并行处理，奠定了现代计算机发展的基础。     

多线程Web服务器设计中的流水线技术

研究了分时结构的Ｗｅｂ服务器在处理大量并发用户时的性能下滑现象,提出了一种使用队列技术的流水线结构,处理过程被分解成几个相互独立的单元,每一个处理单元使用预先创建的一定数量的线程进行处理,各单元之间通过“先入先出”队列传递请求的处理数据·这种结构可以更有效地利用服务器资源,服务器在处理大量并发用户时,可以在队列中保存暂时不能处理的请求数据,从而保持恒定的峰值处理能力·这种技术对于其他种类的服务器也有借鉴意义·     

基于DSP的虚拟设备系统设计

在建立系统模型的基础上，用输入输出特性相近的虚拟设备系统来实时仿真被控对象，以检验控制器的控制效果，达到减少现场调试、提高控制器安全性、改进控制效果等目的．给出了以TI公司TMS320F240DSP芯片为核心的虚拟设备系统的软硬件设计，并通过应用实例验证了虚拟设备的仿真效果．     

基于PSL/Sugar语言的RISC模块验证

由于RISC具有流水线结构和指令多样性的特点．传统的Co-Verification方法使RISC验证工作复杂而艰巨．在用PERI，语言编写产生的随机测试机器码的基础上，利用Accellera组织提出的PSL／Sugar语言．结合Cadence公司的ABV验证工具．探讨了一种新颖的RTL级RISC模块的ABV验证模式．实验证明．该方法简单、快捷、可靠．能保证验证功能覆盖率达到100％．可以节省大量验证工作量．缩短SOC的开发周期．为加快芯片从设计到产品化的过程增加了一道安全的技术保障．     

DSP汇编语言优化设计

执行效率是衡量DSP程序的性能的重要指标,因而程序的优化就显得十分必要.在TS201的环境下,基于汇编语言,结合MTI(动目标显示)的程序对SIMD(单指令多数据)技术、利用或避免延时、加强指令级并行、软件流水、循环展开等优化方法进行了比较和分析.优化后的汇编程序的效率提高了48.5%.     

基于微机控制的安全防范系统

本文首先简述了安全防范技术的新进展，然后介绍了我们开发的基于微机控制的安全防范系统的软硬件体系结构及其实现技术、软件硬件的模块化结构以及多媒体技术的采用，使该系统在实时性，可靠性，灵活性方面达到了满足多种用户不同的安全防范要求的设计目标。