FPGA技术的应用与发展趋势

现场可编程门阵列FPGA是80年代末发展起来的新型大规模集成逻辑器件,它采用高级计算机辅助设计技术进行器件的开发与设计,其优越性大大超过普通TTL集成门,具有速度快、功耗低、功能强,可反复使用等特点。本文重点介绍FPGA的基本组成原理和特点,通过对FPGA的设计流程进行探讨,说明了FPGA的常见技术应用方式,最后说明了FPGA技术的发展趋势。     

高速CCD数据采集系统的驱动电路设计

以CCD图像传感器IL-P3为例,设计一种可调节曝光时间的CCD驱动电路.CCD作为光电转换式图像传感器,以其灵敏度高、动态范围大、光谱响应宽、功耗低、分辨率高和采样速度快等一系列特点成为现代电子学和现代测试技术中最活跃的传感器.在CCD应用技术中,用于产生CCD驱动时序的设计,是CCD数据采集电路设计的关键之一.     

基于SOPC的嵌入式测控系统设计

介绍了1种基于Nios II软核处理器的数据采集系统和控制电路设计.系统以FPGA为平台,实现光电二极管阵列、ADC等硬件布局;基于Nios II处理器,完成步进电机控制以及串口通信功能.光电传感器采集的数据经由ADC转换后缓存于SDRAM中,通过USB传输至上位机进行数据分析处理.这种基于SOPC的嵌入式系统具有集成度高、灵活性强的特点,能缩短产品的开发周期.     

基于FPGA的汉字识别系统

随着集成电路与智能计算的发展,应用于FPGA的图像处理技术有了巨大的应用空间.FPGA器件功耗低,并且其本身具有的并行性适合图像处理算法的实现.本设计以FPGA为核心,实现了图像采集、汉字的矩特征提取、BP神经网络识别、结果的形象化LCD显示等功能.并对FPGA的BP网络实验进行了计算优化,在缩短计算时间的同时,增强了网络的泛化能力.实验结果表明提出的系统架构切实可行,算法的硬件实现具有高速实用的特点,具有很大的实用价值.     

基于MSP430系列单片机的电子配料控制器设计

介绍一种电子配料控制器的设计方案,该电子配料控制器以TI公司的MSP430F149单片机为控制核心,集成了电源模块,放大器及输入输出驱动模块,通信模块,键盘和显示模块等,并针对单片机抗干扰性能较弱的特点,不仅采用光电耦合技术、加接去耦电容以及合理布线的硬件抗干扰设计,而且采用看门狗技术和数字滤波技术等软件抗干扰技术。该设计方案的特点是控制器整体结构紧凑,体积小,功耗低,操作灵活方便,使用安全可靠。     

SPR生物传感系统测控电路设计

介绍了以DSP及单片机为核心的多通道SPR生物传感系统数据采集及控制电路的设计.其主要功能包括二维光学扫描平台的控制、DSP与PC机串行通信、用于样液输送的蠕动泵的控制、线阵光电二极管阵列的驱动、信号采集与预处理等.经测试,设计各项性能指标均达到了预期目标.     

基于FPGA与DSP的嵌入式GNSS接收机设计

随着GNSS接收机应用的不断深入,其对系统功耗、体积等性能的要求越来越高,大规模集成电路芯片如现场可编程逻辑门阵列(FPGA)和高速数字信号处理器(DSP)等在嵌入式GNSS接收机设计中得到广泛应用。卫星信号数字处理是接收机的核心部件之一,本文提出了一种基于FPGA与DSP模块化的嵌入式接收机的基带信号处理系统设计。利用FPGA完成基带相关器的设计,并由DSP实现卫星信号的信号处理和定位导航解算。通过静态测试试验,说明所设计的GNSS接收机具有体积小、功耗低和实时性强等特点。     

调制式光电计数系统的设计

本文讨论光电耦合数字计数系统的设计及工作原理。该装置主要由中规模集成电路构成,具有电路简单、工作可靠性好、功耗低和抗干扰性强等特点,并对装置的推广应用作了初步的探讨。     

一种基于FPGA的频谱分析仪设计实验

<正>0引言FPGA(现场可编程门阵列)以其体积小、功耗低、稳定性高等优点被广泛应用于各类电子产品的设计中。FPGA技术是一门实践性很强的技术,要学习好FPGA,就必须配合一定的硬件设备不断的动手积累经验。本设计目的在于学习FPGA硬件电路的设计制作,在此基础上,配以相应的频谱分析仪软件进行验证,制作成一台测试验证仪。1设计框图     

基于FPGA的嵌入式容栅扭矩传感器测量系统设计

介绍了一种以Xilinx公司Spartan-II系列的xc2s50FPGA（现场可编程门阵列）芯片为主的嵌入式容栅扭矩传感器测量系统。嵌入式容栅扭矩传感器采用嵌入式设计,特别适合于坦克、装甲车辆等安装空间狭小、对传感器的体积有严格要求的测试系统。以FPGA为代表的可编程逻辑器件在该系统中的应用,可以降低系统PCB板设计的复杂度,抗干扰性能大大提高,功耗低,系统的性能好,可靠性高,操作灵活,测量精度高。     

基于FPGA的可重构无线传感器网络节点设计

提出了一种简单的基于现场可编程门阵列(FPGA)模块来实现可重构无线传感器网络节点的方案.与传统方案相比,新方案较为精简,价格低廉,不再需要微控制器,大大减小了节点软硬件复杂度,可实现无线传感器网络节点的快速可重构设计.通过将自适应功率控制和低功耗媒体接入控制机制引入FPGA核,重构的节点大大地降低了功率消耗,充分表明提出的可重构设计方案是有效可行的.     

基于SoPC的CCD驱动和数据采集

本文介绍了一种基于SoPC技术的线阵CCD驱动,并以线阵CCD TCD1500C为例,探讨了该技术的特点和优势。由实验结果可知:该驱动电路功耗小、成本低、抗干扰能力强、适应与工程小型化的要求,并且由实验给出了电路原理图和FPGA电路的时序仿真波形。     

一种基于FPGA的低功耗、容错状态机设计方法

针对FPGA(Field Programmable Gate Array)在航空航天领域应用面临的可靠性和功耗问题,提出了一种适于FPGA实现的低功耗、容错有限状态机设计方法.该方法与传统FPGA中实现状态机占用布线资源、查找表、寄存器等资源的思想不同,它将状态机映射到FPGA内嵌块RAM,同时采用两块RAM构成双模冗余结构,通过比较两块RAM输出数据的一致性确定RAM中数据出错的情况,并结合奇偶校验进行检错与纠错.实验结果表明:与经典的三模冗余方法相比,该方法有更低的功耗和更高的可靠性,并能对一位错误实现在线纠错.     

Hardware Implementation of Spiking Neural Networks on FPGA

Inspired by real biological neural models, Spiking Neural Networks(SNNs) process information with discrete spikes and show great potential for building low-power neural network systems.This paper proposes a hardware implementation of SNN based on Field-Programmable Gate Arrays(FPGA).It features a hybrid updating algorithm,which combines the advantages of existing algorithms to simplify hardware design and improve performance.The proposed design supports up to 16 384 neurons and 16.8 million synapses but requires minimal hardware resources and archieves a very low power consumption of 0.477 W.A test platform is built based on the proposed design using a Xilinx FPGA evaluation board, upon which we deploy a classification task on the MNIST dataset.The evaluation results show an accuracy of 97.06% and a frame rate of 161 frames per second.     

微惯性导航解算与数据实时显示系统设计

针对工程应用中微小体积的导航解算应用场合,设计了一种FPGA+DSP架构的硬件导航解算系统,并通过无线传输将载体的三维运动姿态信息显示到上位机上。该系统中,FPGA是核心控制器,用来控制MIMU数据采集、启动DSP解算和导航参数的无线传输;DSP作为导航解算处理器,完成了导航参数的解算和数据传输。本设计系统具有功耗低、体积小和灵活性高的特点,能够完成MIMU数据的采集解算、无线传输和上位机显示,试验证明该方案切实可行。     

基于FPGA快速二维DCT图像编码结构

本文提出了一种二维DCT快速算法的FPGA实现结构,采用行列分解算法将二维DCT分解成两个一维DCT和一个转置缓冲器组成的结构,其中一维DCT借鉴Arai DCT算法,并采取了FPGA特有的并行的流水线技术,该结构极大减少了加法器和乘法器的数量,节省了计算时间。该结构的特点是高数据吞吐率、硬件资源消耗少,功耗低。实验结果证明了二维DCT核设计的正确性,适合图像的实时处理。     

基于流水线架构的卷积神经网络FPGA实现

卷积神经网络（CNN）已被广泛用于图像处理领域,且通常在CPU和GPU平台上进行计算,然而在CNN推理阶段存在CPU计算速度慢和GPU功耗高的问题。鉴于现场可编程门阵列（field programmable gate array,FPGA）能够实现计算速度和功耗的平衡,针对当前在卷积结构设计、流水线设计、存储优化方面存在的问题,设计了基于FPGA的卷积神经网络并行加速结构。首先将图像数据和权值数据定点化为16 bit定点数,一定程度上减少了乘加运算的复杂性;然后根据卷积计算的并行特性,设计了一种高并行流水线卷积运算电路,提高了卷积运算性能,同时也对与片外存储进行数据交互的流水线存储结构进行了优化,以减少数据传输的时间消耗。实验结果表明,整体加速器在ImageNet数据集上的识别率达到94.6%,与近年来相关领域的报道结果相比,本文在计算性能方面有一定的优势。     

旋转弹用微惯性测量组合数模混合信号采编系统设计

针对某型号旋转弹用微惯性测量组合实际应用需求,设计并实现了一种基于FPGA的大容量微惯性测量组合(MIMU)数据采编系统。以ADS8365采样转换模拟量,以MAX3490实现RS422接口信号电平转换。将MIMU输出的数据存储到FLASH存储器中,实现对弹体整个飞行过程中信息的准确采集。探讨了系统硬件电路搭建、时序逻辑控制设计方法,重点叙述了FPGA控制数据采编与存储时序逻辑设计。实验证明该系统很好地实现了对MIMU输出的数模混合数据的采集,具有小型化、低功耗、抗高过载等优点,非常适用于惯性导航中需多通道混合数据采集的应用场所。     

口袋式伽马能谱仪研制

便携式伽马能谱仪在野外探矿、环境辐射监测和科学实验等领域被广泛应用.为了进一步缩小便携式能谱仪的体积,提高其能谱性能,从而扩展其应用领域,本文基于最新的闪烁晶体材料、半导体光电转换器件和高性能微处理器,开展了新一代便携式伽马能谱仪研究.在探测器设计方面,采用GAGG:Ce晶体耦合SiPM阵列成功设计并制作了高效率、高能量分辨率的紧凑型能谱探头;在数据采集电路方面,采用高性能ARM处理器及其自带ADC外设替代FPGA+ADC的传统电路架构,并设计专用的信号处理ARM程序,实现了在线能谱测量,并极大的减小了电路尺寸和系统功耗.综上所述,本文基于GAGG:Ce晶体耦合SiPM并搭配ARM处理器,成功研制了一款低成本、小体积、低功耗、高性能的口袋式能谱测量仪.整个能谱仪的体积仅为80 mm×40 mm×40 mm,重量为200 g;经过实验测试,能谱仪的工作功率为481 mW,能自带电池工作26小时;能谱响应线性拟合优度为0.996,能量分辨率为5.2%(@662 keV).