斜阶跃信号激励下耦合RLC互连线时延估计

考虑实际电路中激励信号不理想对耦合互连线时延分析的影响，建立了斜阶跃信号激励下的互连线时延模型，提出了一种基于耦合RLC互连线的时延分析方法。该方法对已有的解耦算法进行了改进，将斜阶跃信号激励下的耦合互连线模型在线元分析阶段进行解耦，并结合二阶矩模型及改进的一阶模型对互连线的传递函数进行化简，进而给出耦合互连线的时延估计表达式。实验结果表明，互连线时延估计方法可以对耦合RLC互连线模型的时延进行有效评估。     

高速电路板的信号完整性设计与仿真

提出了一种高速电路板信号完整性设计与仿真分析方法.介绍了信号完整性基本理论以及基于仿真软件Hyperlynx的信号完整性仿真流程,重点讨论了如何采用高速PCB设计方法保证高速数采模块的信号完整性,并对在此方法下所设计电路板的关键网络进行了IBIS模型仿真.仿真结果表明:采用该方法能有效实现数据采集模块信号完整性的设计及仿真.     

Mesh互连网络光互连板结构设计

介绍了一种依据Mesh光互连网络拓扑原理设计制作的新型Mesh光互连板结构，提出了采用自己空间光互连和光纤互连相结合的互连方式，利用自由空间和光纤对光信号进行传输，对光路转换模块和单元模块以及该互连板的总体结构进行了分析和设计，对实验过程进行简要设计和分析，并对试验结果作了分析，指出了影响实验结果的因素，提出在以后的设计中采用自由空间光互连和波导互连的方式以提高集成度，减小误差。     

FPGA+SRIO+VPX架构的多路高速互连信息处理系统实现

针对国防、军工等领域对数据带宽、传输速率、通道数量和数据运算处理速度等要求不断提高的现状,设计了高集成度的复合架构的多路高速互连信息处理系统;该系统利用多片FPGA的GHT高速接口用于接口连接与信息处理,采用SRIO交换技术用于板内外高速互连,通过VPX接口与系统组成数据传输网络,以实现数据传输和处理的高效结合;还进行了系统软件架构试,表明该系统在6U尺寸内实现了板间96路10 Gbps高速数据信号接收、56路10 Gbps高速数据信号发送、12路10 Gbps高速数据光信号发送,板内32路10 Gbps高速数据信号互连;系统10 Gbps多路数据传输通路能满足军工级苛刻环境应用要求,其多路10 Gbps数据传输能力在国内军工模块电路中处于国内领先、国际先进水平。     

基于线性多步积分法建立高速互连系统的缩减模型

基于线性多步积分法 (LMIM)建立了高速互连系统的数值模型 ,该模型具有和集总参数电路相容的形式 ;在此基础上 ,结合 Arnoldi算法 ,建立了互连系统相应的缩减模型 ;利用该缩减数值模型可以消除传统缩减模型仅适用于 RLC电路的条件限制 .数值试验结果表明 ,该模型具有较高的计算效率和计算精度     

高速互连设计中串扰噪声的抑制策略研究

在高速互连设计中,信号完整性问题越来越突出,愈来愈严重的信号噪声已经成为不可避免的问题。分析了串扰仿真模型的优化方法,重点研究了耦合长度与饱和长度比例对近端串扰的影响、开关信号上升时间对远端串扰的影响和紧耦合微带线串扰模型的端接控制。运用信号完整性分析软件Hyperlynx建立仿真模型,对影响串扰的各种因素进行仿真分析,并总结其抑制和改善的方法,最后提出高速互连设计中减小串扰噪声的策略。     

多路高速互连信息处理系统及其FPGA实现

针对复杂嵌入式计算领域对多通道数据传输的速率和规模需求越来越高,给出了一款基于VPX的多路高速互连信息处理系统的整体原理设计;该系统的核心组件有3片FPGA、1片PPC和1片SRIO,为了实现板内外多路10 Gbps高速信号通信,利用高性能FPGA的大量高速收发器,进行了合理的功能设计、GTH时钟设计和主机端加载设计;最后FPGA板内板间GTH测试表明,该系统很好地实现了板间96路10 Gbps高速数据信号接收、56路10 Gbps高速数据信号发送、12路10 Gbps高速数据光信号发送、板内32路10 Gbps高速数据信号互连;该系统具有高集成度、高带宽、高速率等特点,经实验测试,其性能稳定,具有良好的实践效果。     

高频互连线的分布参数特征分析及建模

无论是片上互连还是板上互连,电路互连线的分布参数将能引起高速数字信号的完整性问题和高频模拟信号的寄生效应,建立互连线新模型是适应电路系统工作日益高频化的需要。研究基于导体中电涡流理论,定性分析互连线等效阻抗随频率的变化规律,建立一种新型互连线RL集总参数模型。并根据此模型对直径为0.04 mm、长度为2 cm的互连线在不同频率下进行定量仿真分析,结果表明:互连线寄生电阻随频率升高而增大、寄生电感随频率升高而减小,整体阻抗随频率升高而增大。这为信号完整性分析和射频电路设计提供依据。     

基于IBIS模型的仿真分析在高速服务器主板GSMB-1中的应用

阐述了基于IBIS模型的仿真分析在高速、复杂系统中的重要作用与实用性，简述了基于IBIS模型的信号完整性仿真分析的概念及其流程，并分析了一个基于IBIS模型的信号完整性仿真分析在高速服务器主板中成功应用的实例．     

红外图像高速采集及实时显示系统设计

介绍了一种红外图像高速采集及实时显示系统的总体结构设计.数据采集模块采用Avago公司先进的光纤收发模块,实现了数据高速稳定的接收.显示模块采用数字视频接口(DVI)技术,能够实时显示超大分辨率的红外全景图.系统基于FPGA设计,其可编程特性使得该系统能够满足不同的实际需求,应用前景十分广阔.     

基于DSP和FPGA的实时图像处理平台的设计

介绍了一种基于数字信号处理器（DSP）和现场可编程阵列（FPGA）的高速实时图像处理平台的电路原理设计,外围部件瓦连（PCI）接口的软件实现和DSP软件设计。该图像处理平台主要采用TMS320C6416数字信号处理器和XILINX公司的VIRTEX4系列的XC4VLX80高性能FPGA,可灵活地在DSP和FPGA中实现各种信号处理算法程序,并且区别于传统的DSP平台,可根据算法要求方便地切换DSP和FPGA对片外存储器的操作,从而满足对各类图像数据的高速实时处理要求。     

基于趋势的实时量预测建模及并行实现

提出了基于趋势的预测思路 ,建立了基于趋势的实时量预测模型 .利用高性能并行计算环境 ,结合并行处理技术将预测模型并行化 ,较好地解决了预测系统中数据量大、计算速度慢等问题     

基于FPGA+DSP的CCD实时图像采集处理系统

应用DSP处理器,设计了一个基于FPGA的实时图像处理系统,通过对此系统的分析表明,用FPGA与高速数字信号处理算法的结合,可以实现系统对图像进行实时处理的要求.     

基于Hash技术的IP数据包动态分流器的研究

针对当前高速网络安全产品在处理速率上的不足,提出了一种基于IXP2400网络处理器的高速数据包分流模型,并研究了基于Hash技术和LRU算法的动态数据包分流算法.仿真实验结果表明,所设计的动态数据包分流算法达到了千兆线速IP数据包分流的性能要求.     

高速图像处理嵌入式系统的设计

介绍了一种基于现场可编程逻辑阵列和数字信号处理器协同作业的高速图像处理嵌入式系统．设计了一种新颖的数据传输结构,该结构借助于单片双口RAM（将其内部等分两部分）,利用乒乓技术完成对高速实时图像数据的缓冲．整个系统中所有工作,在FPGA和DSP间分工且形成流水,比使用单片DSP建立的处理系统性能提高25％左右．该系统具有可重构性,方便其它的算法于该系统上实现．     

基于归并算法的高速LDPC流水线译码器设计与实现

LDPC码是一种纠错能力极强的编码,已广泛用于新一代数字电视,深空探测,卫星通讯等多种领域,基于不同要求出现了许多不同的编码标准,所以定制化的LDPC码译码算法的硬件实现已成为当今的研究热点之一。为满足卫星通信中高速数据传输的需求,使用LDPC码Normalized最小和译码硬件实现算法以及归并算法原理,并结合FPGA适合并行计算的特点,提出一种基于流水线的部分并行LDPC译码的FPGA设计,通过仿真和实验,最终完成满足卫星高速通信需求的LDPC译码器设计。最终使用Altera公司FPGA上完成译码器设计,整个系统在时钟频率为150 MHz的条件下,数据处理速率达到1.5Gb/s以上,数据吞吐率达到750 Mb/s纠错性能优异,完全满足卫星高速数据处理要求。     

一种扩展型实时多数据库系统实现框架

实时多数据库系统提供了一个实时数据集成管理平台,它不仅可以处理传统数据库中的持久性数据,而且可以处理实时系统中的即时数据.首先简介了实时多数据库系统的特征,给出一种扩展型实时多数据库系统RT-Panorama的体系结构,和基于XML的实时数据模型XRTDM作为RT-Panorama的公共数据模型,针对实时多数据库系统的时限要求给出了RT-Panorama中的实时消息处理机制.     

基于VXI总线模块化的雷达数字信号处理机

目的 对建立模块化雷达数字信号处理系统总线和本地总线进行研究。方法 将系统总线用于系统管理;本地总线用于高速数据流传输。结果 给出了基于ＶＸＩ总线的系统实现硬件配置方案及介绍已研制成的基于ＶＸＩ总线的高速雷达信号处理板,结论基于标准总线的模块化雷达数字信号处理系统避免了雷达处理机的重复研制,缩短了研制周期,降低了成本,提高了系统可靠性,增强了电磁兼容性能。     

基于FPGA和DSP的高速图像处理系统设计

介绍了一种基于现场可编程逻辑阵列和数字信号处理器协同作业的高速图像处理嵌入式系统。借助于单片双口RAM,设计了一种新颖的数据传输结构,并利用乒乓技术实现对实时高速图像数据的缓冲。整个系统的工作流程在FPGA和DSP的分工及协作下完成,这比使用单片DSP建立的处理系统性能提高25%左右。该系统具有可重构性,方便其它算法在该系统上实现。     

基于DSPC64X高速图像采集和识别系统

基于数字信号处理器TMS320C6416,设计并实现一种红外图像的高速数据采集和识别系统.以DSP为图像实时处理单元,采用精确延时和信号均衡技术实现了双路高精度ADC的倍频数据采集,实现复杂背景下弱小目标的实时检测与识别,解决了双AD采集中两路AD时钟相位反相难题.实验表明,该系统具有通用性和实时处理能力.