极化捷变LFM脉冲压缩信号的相关检测

基于电磁波的极化信息,提出了一种脉内线性调频(LFM)、脉间极化编码的新体制雷达信号.该雷达体制采用线性调频信号的脉冲压缩来提高距离分辨率,采用极化编码的相关检测来实现对电子干扰的抑制.建立了该雷达信号的数学模型,提出一种基于Poincare极化球上空间距离的极化解码方法,理论研究和仿真了该信号在噪声干扰和移频干扰条件下的性能.研究结果表明,该信号具有低截获概率特性和较好的抗干扰性能.     

FPGA数字脉冲压缩系统的研究与实现

针对线性调频信号用FPGAIP核进行设计并实现了单通道的数字脉冲压缩系统．阐述了数字下变频、脉冲压缩的原理．介绍了系统的硬件结构、主要设计模块和在FPGA上实现对中频线性调频信号进行脉冲压缩处理的方法．最后给出了MATLAB仿真和FPGA硬件实验测试结果,验证了文中给出的数字脉冲压缩器设计的工程可行性．     

线性调频脉冲压缩雷达信号参数估计方法

针对低信噪比下,瞬时自相关谱算法对调频率估计精度不够高及基于传统的包络检波方法对线性调频(LFM)脉宽和重复间隔估计不准确的问题,提出了以分数阶傅里叶变换为核心的多参数估计方法.利用分数阶傅里叶变换对LFM信号的聚集特性,精确估计LFM脉冲压缩雷达信号各主要参数,设计LFM脉冲压缩信号发射接收实验以验证本算法.实验结果表明,在较低信噪比条件下,能够实现线性调频脉冲雷达信号主要参数的准确估计.     

线性调频超声信号脉冲压缩的实时实现

编码脉冲在不增大发射峰值功率的前提下,通过增大时宽-带宽积显著提高超声平均发射功率,然后在接收端通过脉冲压缩恢复应有的纵向分辨力,并显著增强信噪比.利用现场可编程门阵列(field programmable gate array,FPGA)设计了一个中心频率为10 MHz的线性调频脉冲(chirp)发射和实时脉冲压缩系统,由FPGA控制DDS(direct digital synthesizer)产生chirp信号,送入模拟乘法器与窗函数相乘,经功率放大后作为发射脉冲,回波信号送回FPGA进行脉冲压缩处理,82μs的回波数据可以在230μs的时间里处理完毕.实验使用了中心频率10 MHZ、带宽7 MHZ、时长5μs的chirp信号.和单脉冲系统相比,在纵向分辨力没有明显损失的情况下,脉冲压缩方法使信噪比增强了12.8 dB,旁瓣抑制可以达到30.6 dB.     

电离层数字测高仪中的脉冲压缩技术及其FPGA实现

使用现代雷达信号处理系统中广泛应用的数字脉冲压缩技术,在FPGA硬件平台上设计实现了电离层数字测高仪接收机模块中用于对13位巴克码进行解码的相关运算电路,解决了电离层数字测高仪中目标作用距离与距离分辨率之间的矛盾.实验结果表明:基于FPGA的相关运算电路处理速度快,精度高,实时性好,完全满足电离层数字测高仪对解码电路的性能指标和技术要求.     

基于二维指数脉冲压缩变换的SAR成像算法

传统的合成孔径雷达(SAR)系统一般采用经典的匹配滤波器实现距离维和方位维的二维脉冲压缩变换,其基于匹配滤波器的系统带宽导致系统分辨率是有限且固定的.当对输出信噪比和目标时延分辨率有不同要求时,具有可变指数的指数滤波器可根据具体需求在充分保证输出信噪比的情况下产生高于匹配滤波器的目标分辨率.本文基于指数滤波器将距离维和方位维上的二维指数脉冲压缩变换应用于SAR成像算法,即先后将信号通过距离维和方位维指数滤波器,以实现SAR高分辨率成像.仿真结果表明,该算法在距离维和方位维两个维度都具有比传统SAR算法处理结果更窄的主瓣宽度和更低的旁瓣高度,有效提高了距离维和方位维的分辨率.     

基于FPGA的高速通用的脉冲压缩设计

分析了脉压的基本原理.在FPGA平台上,设计了可以实现从16点到4 096点可配置的通用脉压系统.采用基-2双蝶形、乒乓RAM和流水线的处理模式,大幅度地提高了系统的处理性能.通过改进地址产生、浮点加法提高了系统的处理速度.最后提出一种低成本的测试平台以大大降低测试成本.系统可以稳定工作在150 M下,处理4 k点的时间是170 μs,处理精度达到-86 dB.     

基于自适应降调频的LFM信号参数估计新算法

为解决现有基于压缩感知理论的线性调频(liner frequency modulation,LFM)信号参数估计中冗余字典规模庞大的问题,提出了一种基于改进谱形熵和降调频的参数估计新算法。该算法首先进行LFM信号的步进降调频处理,通过检测改进谱形熵的极小值获取调频斜率的预估值。其次构建降调频观测矩阵,在压缩采样的同时完成信号的降调频处理。最后通过部分重构算法获得参数估计值。实验结果表明,该算法在SNR≤-3 d B和M≤N/8条件下相比于同类算法具备更好的估计效果,同时运算复杂度得到显著降低。     

利用FPGA IP核来提升雷达脉冲压缩的性能

数字脉冲压缩技术是提高雷达系统分辨率的重要途径,它能够有效地解决雷达的作用距离和距离分辨力之间的矛盾。在不降低雷达作用距离的前提下提高雷达的距离分辨力。而数字脉冲压缩设计中存在无数固有的障碍和两难取舍的东西,这都显著地影响着脉压系统实时性和精度的提高。而通过优化的FPGAIP核来设计不但可以有效的克服和回避这些困难,而且可以有效的提高脉冲压缩系统的性能。     

基于多尺度分析的数据非线性压缩和恢复

针对小波方法对数据压缩的局限性，继承其多尺度分析的思想，构造了一种对理想数字信号数据的非线性压缩和恢复算法．该方法在三维表面数据压缩存储和计算机视觉方面有重要应用。数值实验证明，该方法具有快速获得较好的压缩比和恢复效果的特点．     

基于FPGA的脉冲发生器波形模块设计

基于FPGA具有高速可编程且其集成度高,功耗低、性能优秀且价格低廉、稳定性好的优点,外加一个可编程延时芯片来设计一个高精度脉冲发生器波形模块。利用VerilogHDL编写模块,用QuartusII进行仿真验证。     

基于IP核的FIR滤波器在数字正交变换中的应用

介绍了Altera公司的新型FPGA芯片Stratix系列EP1S40的特点及其编程与配置．通过IP核的重用和外围电路的VHDL设计，实现了基于FIR滤波的数字正交变换，并成功地提取了中频雷达脉冲信号的I，Q量，大大提升了数字信号处理的速度．     

基于FPGA的SAR原始数据实时压缩系统设计与实现

文章讨论一种基于FPGA,并采用分块自适应量化(BAQ)算法的SAR原始数据实时压缩处理系统的设计方法,该设计可大大提高实时压缩处理系统的性能,降低数据率,突破卫星下传数据率的限制。BAQ模块内部采用4路并行处理的逻辑结构来计算数据块的统计特性;优化设计量化电平实时计算乘法器资源、量化比较逻辑结构;当I/Q两路采用多模块分时复用模型时,可使整个系统压缩处理能力成倍增加。通过测试表明,BAQ模块的最高运行速度可达到149 MHz,单个模块处理能力已达到1 Gbps以上,其中压缩比8/3时信号失真噪声比(SDNR)大于14 dB。     

基于小波变换的Laplacian金字塔图像数据压缩

一幅数字化后的图像的数据量非常大,在图像的传输、存储、加工处理等方面都会引起很大的困难。本文详细介绍了基于Laplacian金字塔的图像数据压缩方法,在满足人们对图像质量要求的前提下,可以用较少的比特数存储或传输数字图像,以达到数字图像传输时所要求的信道容量及数字图像处理中的存储容量。     

正交Hermite脉冲的性能分析

针对使用窄脉冲传输数据的超宽带系统,给出了一种适合该系统的窄脉冲函数,即修正的Hermite项式,从时域和频域分析了该脉冲波形的特性,以及脉冲形成因子和阶数对脉冲波形及能量谱密度的影响。     

基于FPGA的多通道脉冲幅度分析仪的设计

文章介绍了一种基于FPGA的多通道脉冲幅度分析仪的设计方案,论述了其硬件组成和阈值甄别的原理并实现了幅度甄别阈值的远程设定,基于FPGA的控制功能实现了能谱数据采集传输及其后处理。系统的控制和转换核心采用XILINX公司的XC3S400PQ208芯片,通过其内部的MicroBlaze软核处理器实现对比较电路甄别阈值的控制以及多道脉冲幅度分析的处理。测试结果表明,信号的阈值甄别精度达到0.8mV。整个系统的集成度高,性能稳定可靠,阈值的远程设定功能避免了近距离接触放射源。     

基于FPGA的层叠滤波器实现

层叠滤波器是一种非线性数字滤波器,其结构简单、规则、有重复性,非常适合用FPGA(field programmable gate array,现场可编辑程门阵列)器件实现.基于一种二进制树搜索算法,结合位串行(bit-serial)结构,给出了用VHDL硬件描述语言实现中值滤波器、传统阈值层叠滤波器的系统设计方案.仿真结果表明,该方案在适当增加资源的情况下提高了滤波速度,有一定的工程实用性.     

基于FPGA的直接数字频率合成器的设计

为了实现幅值和频率在一定范围连续可调,频率步进达到1Hz以下信号发生器的设计.采用直接数字频率合成技术(DDS),介绍根据直接数字频率合成技术组成及原理,给出了基于可编程逻辑器件FPGA及相应EDA软件QuartusⅡ实现DDS的具体设计方案及编程实现方法.通过改变设计参数可以调节所产生波形频率和幅度;通过改变ROM查找表中波形数据可以产生任意波形.利用FPGA器件设计DDS,大大简化了电路设计过程,缩短了调试时间,并为修改、添加DDS的功能提供了方便.