超宽带通信中补偿天线失真的脉冲成形方法

在超宽带通信系统中，美国联邦通信委员会发布了一个非常严格的频谱规范以限制对其他无线设备的最大允许干扰，因此一些文献提出了不同的脉冲成形方法来满足这一规范．然而大部分脉冲成形方法都忽略了天线失真的影响，而与常规通信系统相比，这种影响在超宽带系统中是不能被忽略的．基于此，文中提出了一种基于正交小波的脉冲成形方法，将天线失真的补偿和脉冲成形结合在一起进行考虑．仿真结果表明，这种新型的脉冲成形方法可以补偿天线失真，优化发射的功率谱，而且算法简单，脉冲产生器也易于实现．     

MPP系统芯片体系结构技术的发展

首先讨论芯片体系结构的演变,然后,分析3种计算模式的MPP系统芯片体系结构,在此基础上,提出统一改变的阵列处理器体系结构,同时实现了数据并行算法与非数据并行算法编程的简单性、高效性与通用性.     

一种自适应频谱成形器:在超宽带认知无线电中的应用

超宽带脉冲无线电(UWB-IR)在高速通信、高精度定位及穿墙透地等重要领域具有广阔的应用前景,它与认知无线电结合将进一步缓解频谱资源的紧张局势.然而,现有的UWB脉冲难以充分利用其频谱能量,导致其传输性能下降;同时,UWB-IR无法有效而灵活地进行频谱规避,从而无可避免地干扰其余授权用户.从数学插值理论出发,本文基于径向基神经网络提出一种通用频谱成形滤波器,进行合理简化后给出其简单硬件实现.该脉冲设计网络能快速跟踪UWB设备的工作环境,自适应地设计具有特定频谱的UWB-IR脉冲.当无授权用户工作时,它能最大化频谱利用率,改善UWB系统传输性能;当有授权用户时,在最大化非授权频段能量利用率的前提下,它能有效地规避授权频段,实现可靠频谱共享.理论分析和仿真表明,基于神经网络的UWB脉冲在频谱利用率、频谱规避性能及接收性能等方面均优于现有设计方案.     

数字电视条件接收系统的加扰算法芯片设计

简要介绍了DVB数字视频广播条件接收系统中通用加扰算法的原理。基于Altera公司StratixⅡ系列的FPGA,底层各模块采用硬件描述语言(Verilog HDL)进行描述,顶层采用原理图设计的方式,设计出采用DVB通用加扰算法的加扰器。利用Quar-tus Ⅱ7.2进行编译、仿真,从对编译及各模块的仿真结果分析,块加密模块与流加密模块的最高时钟频率分别达到229.89MHz与331.27MHz,达到了设计要求。最后在FPGA上测试表明:本设计可以应用于实际TS流的加扰。     

2．4-6．0GHz超宽带低噪声放大器的设计

采用标准0．5μmGaAsPHEMT工艺设计了工作频段在2．4—6GHz可应用于无线局域网（WLAN）和超宽带（UWB）接收机的超宽带低噪声放大器。从宽带电路的选择、高频电路设计的器件选择和电路结构的选择等方面讨论了如何进行超宽带低噪声放大器的设计。结果表明,通过合适的电路结构和器件参数选择,可以采用0．5μmGaAsPHEMT工艺制备满足超宽带系统要求的低噪声放大器。在UWB3．1～5．15GHz低频带内,该LNA增益20．8～21．6dB,噪声系数低于0．9～1．1dB,输入输出驻波比均小于一10dB。在2．4～3GHz频带（涵盖802．11b／g的使用范围）内,该LNA增益20．8～21．5dB,噪声系数低于2dB,输入输出驻波比均小于-10dB。在频带5．2—6GHz,该LNA的噪声系数增大到1．332dB。增益则从21．4dB下降到19．7dB。电路的工作电压为3．3V。     

系统集成芯片设计的若干关键技术

系统集成芯片（system on chip,SoC）时代最大的特点是芯片高度复杂,架构设计和软件成为芯片设计不可分割的部分;随着半导体工艺技术进步到超深亚微米,功耗已经成为SoC设计中不可回避的挑战.便携式系统要求SoC不仅要省电,而且应该能够感知电池的特点并按照某种最优的方式工作,以最大限度地延长便携式系统电池的工作时间.尝试从上述几个角度阐述SoC设计的若干关键技术.     

OFDM无线通信系统的时间和频率同步误差分析

由于无线信道的时变性、频率选择性、加性噪声以及发送和接收端晶体振荡器频率非一致性的影响，实际的OFDM系统中总存在时间和频率同步误差．定义了归一化干扰功率(NIP)来研究这两种误差对系统性能的影响．在此基础上，我们首先推导出：(1)由时间误差产生的NIP公式和它的两个上界；(2)由频率同步误差产生的NIP公式和它的两个上界，这两个界比Moose上界更逼近实际NIP值．然后，通过在典型短波和中波信道的仿真进一步验证了这些界的有效性和正确性．这些界有助于通信工程师在实际应用中在给定NIP值的条件下选择满足系统要求的时间和频率同步算法．同时，还提出一种新的方法以减少OFDM系统对时间同步算法的精度要求，该算法能实现时间同步精度和频谱利用率的有效平衡．     

集成微泵式微流控芯片的设计与测试

介绍了集成微型无阀泵的微流控芯片的结构及工作原理, 针对微型无阀泵进行了数学建模及系统仿真, 测试了集成化微泵的流动特性, 确定了基本控制参数, 并将仿真与试验结果进行了比较分析. 将集成化芯片进行了样品检验测试, 证明了微泵在微量化学检测过程中实现自动换样及清洗的功能及实用价值.     

双模神经信息无线检测系统的设计与实现

介绍了一种可同时检测神经电生理信号和电化学信号的无线双模神经信息实时检测系统.系统由双模神经信息检测模块、控制模块、无线发射和接收模块以及上位机显示软件组成,其电流和电压分辨率分别为0.06nA和0.6μV.为验证系统性能,分别进行了电生理实验、电化学实验以及双模联测实验.利用模拟神经信号发生器进行电生理信号检测获得了信噪比可达S/N=11的神经动作电位.在抗坏血酸溶液的电化学实验中,以实验室自制的平面电极做工作电极,在0～285μM的浓度范围内电流响应的相关系数为0.99036.最后结合基于LabVIEW的上位机软件进行了双模联测实验.结果表明本系统成功实现了双模神经信息的无线检测.     

基于单片机及USB接口数据采集系统的设计

从工程角度出发,介绍了一种数据采集存储系统的设计方法,采用单片机为微处理器,PHILIPS公司生产的PDIUSBD12为USB接口控制芯片,给出了该系统的电路硬件设计与软件的实现方法。解决了传统数据采集系统可靠性差、操作繁琐、采样速度低、成本高的缺点,可作为一种新型的数据采集存储系统。     

全球农作物长势遥感监测系统的设计和实现

详细介绍了全球农作物长势遥感监测系统的设计、实现及运行。系统使用实时处理的气象卫星数据,实现了全球46个国家和地区作物长势的遥感监测。系统使用实时监测和过程监测两种监测方法,在省(州/邦)、国家、和洲三个尺度上运行,经2005年一年的运行,达到了运行化的要求,为相关部门提供了及时的决策依据。     

随机发送参考的多天线系统物理层安全传输算法

文中提出基于随机发送参考的多天线系统传输算法,用于保障物理层信息安全传输.该算法将授权用户的信道分解为多个独立并行的信道,并在其中的一个信道中发送随机化的导频信息,同时对其他信道加密.由于窃听方信道与授权用户不同,很难通过自身的信道分解出独立的随机化导频信道,从而无法正常解调、还原信息.通过理论分析及算法仿真表明,随机发送参考算法可使窃听方的误码率稳定在较高水平,并且在同等发送功率的情况下性能优于现有加性人工方法.     

易电离元素Na和K对水工质脉冲等离子体推进器性能的影响

针对水工质脉冲等离子体推进器的高电阻造成推功比低这一情况,本文提出在水工质中添加低电离势的易电离元素Na和K以提高其性能,并通过放电电流测量和等离子体发射光谱分析实验进行验证.实验研究表明：Na和K对脉冲等离子体推进器性能的提高有一定影响.NaCl和KCl水溶液工质与水工质相比,具有较低的总电阻和较高的推功比和比冲.其中,NaCl水溶液工质对脉冲等离子体推进器性能的影响比KCl水溶液工质略高.等离子体发射光谱分析与放电电流测量实验一致.Na和K致使水工质的等离子体发射光谱信号强度得到增强.     

基于忆阻器实现多样化STDP学习规则的突触电路设计

忆阻器作为一种具有记忆效应的非线性电路元件,它受到电流刺激后的电导变化与人脑中神经突触的权重变化类似,可用于模拟人脑学习、记忆过程中的突触行为.本文提出了一种基于忆阻器所搭建的突触电路,包含了由运放、逻辑门、模拟开关等器件构成的增强模块和抑制模块,以及由忆阻器和模拟开关构成的忆阻突触模块.通过对增强和抑制模块输入直流脉...     

月地高速再入返回器气动设计与验证技术

月地高速再入返回器与近地轨道返回飞行器相比,气体流动效应更加复杂,对气动数据的精准度要求更为苛刻.因此,气动设计与验证的正确性和全面性是月地高速再入任务成功的关键.本文对月地高速再入气动特点进行了分析,对返回器气动设计方法、气动计算与试验项目、数据综合分析和特种气动问题研究的方法与结果进行了阐述,并给出了飞行结果.飞行结果表明返回器气动设计与验证所获得的各项气动数据满足工程要求.     

高速便携式视觉信号采集系统的设计与实现

为了实现高速便携式工业零件检测系统后续图像处理的要求,结合FPGA高速性的优点,设计并实现了面向高速便携式视觉检测系统的图像采集模块.充分利用FPGA内部的RAM作为数据缓冲区,用于保存视频解码器解码后得到的数字图像信息,将缓冲区的数据以异步读取的方式写入到内存DDR2中,并通过FPGA产生的控制信号在TFT-LCD上显示采集到零件图像.通过在硬件平台的实验证明了图像采集模块设计的合理性与可行性,能够满足检测系统后续图像处理的要求.     

软硬件混成系统与协同设计介绍

软硬件混成系统或嵌入式系统是用信息化带动工业化的关键技术,在各领域有着巨大应用需求。传统的计算机系统软、硬件各自开发的模式使得目标系统的资源优化不够,可靠性、安全性和实时性难以保障,开发周期和成本也受到很大的影响。在何积丰与Hoare C．A,R的统一程序设计理论基础上提出的软硬件混成系统与软硬件协同设计技术,针对上述问题给出了良好的解决途径。本文在回顾他们的关键工作后,描述了软硬件协同设计的关键技术和主要内容。接着介绍具有自主知识产权的“海神”软硬件协同设计平台：在获得用户需求规范后,设计开发者只需根据需求规范用高级语言实现需求阶段所提出的功能,分解器会将其自动分解为软件子系统和硬件子系统的描写并综合。从而提供了一种开发嵌入式系统的良好工具。     

一种节能型液冷源系统的设计

综合两类液冷源的特点,设计了一种具有节能效果的风冷型液冷源的冷却系统和冷却液循环系统,实现了对冷却系统温度,流量的控制。该系统具有节能、可靠性高、结构肾凑、维护方便、换热效率高等优点。对工程领域具有一定的实用价值。     

一款用于多媒体处理的异构多核系统芯片的可测试性设计

随着集成电路工艺的发展,系统芯片（SoC）集成已成为超大规模集成电路的主流设计方法.SoC设计具有强调自顶向下设计、突出设计重用性、重视低功耗的特点,给集成电路的可测试性设计带来了严峻的挑战.本文针对一款用于多媒体处理的异构多核系统芯片DPU-m,提出了一套完整的可测试性设计方案,支持3种工作模式：功能模式、存储器内建自测试模式以及扫描测试模式,并进行了设计实现和评估.针对逻辑电路的可测试性设计,采用自顶向下的模块化设计思想,提出并实现了一种分布式与多路选择器相结合的测试访问机制,实验结果表明,DPU-m逻辑电路单固定型故障的测试覆盖率为98.58%,满足设计方要求;针对实速时延测试的需求,设计并实现了基于片上时钟生成器的时钟控制单元,可在片上支持不同时钟域、6种时钟频率的实速时延测试;针对存储器电路的自测试,设计并实现了串并行结合的存储器内建自测试结构,在最大测试功耗的约束下有效地减少了测试时间;进一步设计了顶层测试结果输出电路,满足了设计方要求的诊断分辨率,若以100 MHz的频率进行测试,测试时间为14 ms.     

随机非线性系统的最小阶状态观测器及输出反馈镇定控制设计

对一类具有不可观测状态、未建模动态特性和随机干扰的单输入多输出随机非线性系统, 给出了最小阶状态观测器和输出反馈镇定控制器的设计方法. 基于所设计的最小阶状态观测器, 给出了系统全部状态的估计, 分析了状态估计误差的收敛性. 进一步, 结合Back-Stepping法, 构造性地设计出了输出反馈镇定控制, 给出了闭环系统全局渐近稳定和概率意义下有界稳定的充分条件.