基于FPGA的位同步器设计、仿真与实现

介绍了一种基于FPGA的位同步器的设计、仿真与实现方案.首先利用Matlab Simulink进行系统的仿真;然后,利用Simulink和ModelSim实现对位同步器HDL代码的联合仿真验证;最后利用Altera公司Stratix II系列FPGA与Analog Device公司的AD芯片完成该位同步器的硬件实现.     

基于SystemView的FM语音通信系统设计

采用ELANIX公司的SystemView软件,建立了一个双路FM语音通信系统仿真模型。以波形文件作为信号源,频率调制直接使用SystemView函数库FM,解调则使用延时相乘结构来实现,信道用高斯白噪声来模拟。仿真结果表明,接收端能正确地解调出相应信号,实现了FM语音通信系统的基本功能。     

基于FPGA的QPSK调制解调的系统仿真

本文针对传统的四相移键控(QPSK)的调制解调方式提出一种基于高速硬件描述语言(VHDL)的数字式QPSK调制解调模型。这种新模型便于在目标芯片FPGA/CPLD上实现QPSK调制解调功能。文中介绍了QPSK调制解调的原理,并基于FPGA实现了QPSK调制解调电路。并给出了可编程逻辑器件FPGA的最新一代集成设计环境QuartusⅡ进行系统仿真的仿真结果。     

基于仿真的FM调制解调设计

为深刻理解锁相环的工作原理,设计了FM信号调制解调实验系统的应用。该实验利用Proteus中函数发生器及锁相环器件CD74HC4046A内部模块和外围电路实现FM调制解调仿真设计,又利用MATLAB仿真验证系统的稳定,使学生在实验中对FM信号调制解调及锁相环的工作原理的理解有更清晰的认识,通过实验提高学生学习兴趣,增强学生动手能力。     

一种基于ARM-Linux的调频广播监测接收机的设计

本文介绍了一种基于嵌入式ARM处理器和嵌入式操作系统Linux的FM广播的监测接收机软硬件设计方法.利用FM数字解调芯片对监测点的FM信号进行接收,并把FM的信号的监测参数和解调后的音频信号通过网络回传到监测中心,以实现对FM覆盖质量的实时监控.本文提出了一种基于嵌入式ARM的开放性结构,在改变相应的信号接收解调模块后,可以实现对DTMB、CMMB等系统的实时监测.     

数字化DPSK调制解调器的研究

现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人们研究的一个重要方向。讨论和仿真实现了基于FPGA的数字化DPSK制解调系统。用Altera公司的FPGA开发平QuartusⅡ3．0实现了一个对基带信号的DPSK调制解调系统模型的仿真。     

基于Gardner位定时同步算法的实验教学设计

介绍了基于Gardner位定时同步算法设计与开发的电子综合设计项目,旨在通过数字下变频以及QPSK调制解调的基本原理,利用Gardner算法进行数字通信系统的位同步设计,以解决接收端解调时产生的位同步问题。该设计通过Matlab对算法进行仿真验证,并最终在FPGA上实现。实践表明,该项目能有效提高本科学生的实践能力,达到电子综合设计的教学要求。     

基于FPGA的PSK解调器实现

自适应调制系统要求其解调器能够对多种调制方式进行解调。通过研究发现,采用合理电路结构与算法,可使基于FPGA(field-programmable gate array)的PSK(phase shift keying)数字解调器在仅改变部分电路结构的情况下,对多种PSK调制方式进行解调。对一些现有解调技术进行探讨,并利用这些算法,设计了一种基于FPGA的可实现解调多种PSK调制方式的数字解调器。并通过ISE与ModelSim软件,在Xilinx公司的XC4VLX60芯片上进行了实现。综合和仿真结果表明,解调器工作效果良好,可应用于自适应调制系统中。     

基于FPGA的振幅键控调制解调电路的设计与实现

文章介绍了在ALTERA公司EDA软件MAX plusII平台下,运用VHDL语言进行基于FPGA的振幅键控调制电路和解调电路设计的实现方案,给出了部分程序设计和仿真结果,实验完成了二进制基带数字信号的调制和解调,得到了相应的调制信号和解调信号。     

基于DDS技术的多功能信号源设计

以FPGA(EP1C3T144C8)为核心,在Quartus II开发平台上,采用层次化设计方法,利用DDS技术实现三相正弦信号输出、调幅(AM)、调频(FM)功能,进一步设计ASK数字调制解调,最终实现一款功能多样、扩展性和升级换代能力强的信号源,经功能仿真与测试,达到设计要求,系统电路简单可靠,成本低、升级变换灵活,在电子测量、通信等领域有一定应用空间。     

TD-SCDMA下行同步算法设计与FPGA实现*

针对TD-SCDMA系统下行同步快速高效需求,在分析TD-SCDMA物理帧结构的基础上,提出了一种利用功率比检测作为粗同步,并结合频域相关确定精确同步的TD-SCDMA下行同步算法与FPGA实现方案。利用Modelsim和Matlab对算法的可行性和有效性进行了仿真验证。最后在Altera Cyclone III FPGA硬件平台进行了板级调试和实时数据验证。结果表明该同步算法具有较好的实时性和较高的稳定度。     

基于FPGA的多路音频采集与接口系统设计与实现

在音频数据采集系统中,一般采用专用设计芯片实现,功能单一,且采集能力受限,接口模式固定。本文提出了一种多路音频数据采集和接口功能设计方案,借助FPGA设计技术对并行输入的4路16 k采样、8 bit精度的音频数据进行实时采样、缓冲,并且通过目前应用很广泛的McBSP数据接口输出,最终通过ModelSim软件进行系统仿真,调试并验证了该方案。所设计的系统是基于FPGA架构的模块化设计,具有很好的实时性和稳定性,层次清晰,便于修改和扩展,具有较好的工程应用和参考价值。     

软件无线电中AM信号的仿真建模及实现

首先利用Matlab的m脚本语言和Simulink仿真环境实现AM信号的仿真建模.然后利用Altera的DSP Builder工具建立AM信号的mdl模型文件,并使用ModelSim进行RTL级验证.最后编译并生成可在FPGA上运行的VHDL文件.运用Quartus Ⅱ下载sof文件至硬件,实现AM信号的产生.该设计方法在软件无线电领域应用广泛.     

基于FPGA的高速浮点加法器的实现

为降低设计成本、缩短设计周期、提高可移植性,设计并实现了基于CycloneIII型FPGA单精度32位浮点加法器。该加法器采用VHDL语言描述,流水线结构,符合IEEE754单精度浮点表示格式和存储格式。经过QuartusII、MATLAB和Model-SimSE进行联合仿真结果表明,系统的运行精度可以达到10-8数量级,同时该设计可参数化、可作为独立的子系统应用于其他数字信号处理领域。     

一种基于FPGA精确位同步的设计与实现

详细介绍了如何在FPGA中利用VHDL语言实现数字锁相环,以便从位流数据中恢复出位时钟,以保证数据的正确解调。     

基于1 bit量化的超宽带同步技术研究

为有效简化FPGA运算复杂度,降低FPGA处理时钟,在传统的滑动窗相关的基础上,结合1 bit量化方法及多径能量积累的抗多径算法,提出了一种基于1 bit量化的超宽带多路并行同步方法,在此基础上设计了FPGA实现方案.推导分析了1 bit量化同步方法对系统性能的影响,给出了信噪比损失的量化结果.仿真结果表明,在低信噪比条件下,1 bit量化方法引入2 dB的信噪比损失.在高斯信道和瑞利信道下,通过针对虚警概率和漏检概率的分析及仿真,找到最优门限范围.      

水下声学调制解调器动态可重构数字系统设计与实现

提出一种动态可重构的水下声学调制解调器数字系统, 此系统将调制、解调模块定义为可重构模块, 根据水下声学信道的检测结果, 动态调整其调制解调方式和数据率, 以提供低误码率、低能耗的通信。在Xilinx XUPV5 FPGA开发板上完成数字系统的实现与软硬件协同验证, 结果表明功能正确, 数字系统可以动态配置为2FSK和2PSK模式。与传统FPGA实现方法相比, 动态可重构的设计方法提高了算法设计的灵活性, 节约了数字系统硬件实现的资源。     

直扩PSK中频数字化相关接收的设计与实现

讨论并设计了一种PSK直序扩频数字相关解调系统.使用正交检测法进行相干解调,并使用一种改进的数字相关器进行解扩.分析及实验结果表明,低信噪比情况下能够正确解码,免去了最难解决的PN码同步单元,并为位同步的提取带来了极大的方便;与一般数字相关器相比,能有效克服调制载波与本地载波相位误差的影响,改善抗干扰性能.     

四目立体测量图像同步采集存储系统的设计

运用四目立体测量技术实现具有复杂曲面形状物体的逆向设计,在航空、航天、汽车和造船等工业领域具有广泛需求。设计了用于四目立体测量的图像同步采集存储系统,采用FPGA作为控制器,利用Camera Link接口连接摄像机和FPGA,触发采集、传输图像数据;采用外部动态随机存储器SDRAM和FPGA内部FIFO相结合缓存图像数据;采用USB2．0接口芯片实现FPGA与计算机数据通信。利用软件ModelSim完成系统各功能模块时序逻辑仿真,实验结果表明系统能够完成四目立体测量图像同步采集存储任务。