基于脉冲压缩的宽带数字接收机设计

针对传统宽带数字接收机存在跨信道问题以及在低信噪比下检测能力差、对宽带同时到达信号处理能力差的缺点,提出一种基于脉冲压缩的新型宽带数字接收机结构进行雷达信号的截获及脉冲描述字参数的提取.将基于脉冲压缩的接收机结构从模拟域扩展到离散域,推导出信号经过数字压缩接收机后的数字离散形式.新型接收机结构采用线性调频信号与接收信号混频得到混频信号,将混频信号送入数字延迟模块进行卷积运算得到输出的脉冲尖峰.新型接收机结构本身不存在跨信道问题,并且可以有效地处理低信噪比环境下的信号及同时到达信号.通过推导给出输入信号频率与扫频信号带宽和数字延迟信号带宽的约束关系,并且进一步给出了雷达信号经过新型宽带数字接收机后的载频、带宽、脉宽、幅度等脉冲描述字信息的计算公式.仿真给出了新型宽带数字接收机在低信噪比下的信号检测能力、大带宽同时到达信号处理性能以及脉冲描述字提的取能力,并进一步分析了不同环境参数对脉冲描述字提取性能的影响.通过和传统信道化数字接收机信号检测和测频能力的对比,仿真结果证明了新型数字接收机结构在低信噪比下信号检测和参数提取的有效性.为数字压缩接收机的物理实现提供了理论基础,也提供了新的宽带数字接收机的设计理念.     

基于FPGA的信道化数字接收机的研究与仿真

雷达电子战数字信道化接收机能够处理同时到达的多个信号并有较高的截获概率,是当前国内外研究重点。采用了一种基于多相滤波结构的宽带数字信道化接收机方法,通过信道化降低后续信号处理速度,可满足宽频段覆盖、高灵敏度、高截获概率和实时处理能力。对系统基于FPGA实现信道化数字接收机,时分复用完成算法。     

一种数字信道化接收机参数编码方法

研究一种基于多波束比幅测角的数字信道化接收机参数编码方法.描述了数字信道化接收机的参数编码流程,详细论述编码过程中通道间幅度测量同步和脉冲到达角(DOA)测量方法.采用该方法的数字信道化接收机的脉冲描述字(PDW)编码与典型接收机的一致.实践证明,该方法可以满足复杂电磁环境下雷达信号处理实时性的要求.     

跨信道检测仲裁的信号集合更新算法

基于数字信道化接收机的信号集合更新模型,提出了跨信道检测仲裁的集合更新算法及其实时实现结构. 该方法以信号的频率特征为原则,与现有算法以信道特征为原则不同,解决了噪声环境中单载频信号和调频(FM)信号跨信道输出问题. 理论分析和仿真结果证明了该算法的有效性. 该算法已经应用于某数字信道化接收机.     

一种高效动态信道化接收机设计

提出了一种动态可重构信道化方法,解决了宽带信号跨信道问题.给出了动态可重构信道化接收机的设计方案,并对各部分硬件电路的设计进行了详细阐述.在FPGA内部实现了动态可重构信道化高效结构,并给出了该高效结构各组成模块的实现方法,该高效结构可大量节省FPGA的硬件资源.动态可重构信道化方法无需知道信号的调制形式即可实现宽带信号的动态重构,具有较强的通用性.     

电离层数字测高仪中的脉冲压缩技术及其FPGA实现

使用现代雷达信号处理系统中广泛应用的数字脉冲压缩技术,在FPGA硬件平台上设计实现了电离层数字测高仪接收机模块中用于对13位巴克码进行解码的相关运算电路,解决了电离层数字测高仪中目标作用距离与距离分辨率之间的矛盾.实验结果表明:基于FPGA的相关运算电路处理速度快,精度高,实时性好,完全满足电离层数字测高仪对解码电路的性能指标和技术要求.     

一种无漏警无混叠非最大抽取信道化方法

针对信道化接收机普遍存在的漏警问题,在分析了一种实信号多相滤波数字接收机结构设计的基础上,提出了一种重叠部分的非最大抽取信道化高效结构设计方法。该方法通过扩展处理带宽,减小了重叠部分高效结构设计时出现的混叠,并且随着信道数目的增加,具有运算量大幅减小的特点。计算机仿真结果验证了该重叠部分的非最大抽取信道化高效结构模型的正确性。     

带宽准匹配的高灵敏度数字信道化接收机

提出一种通过多级检测和综合分析实现可变带宽数字信道化接收机的方法. 设计了该数字信道化接收机的实现原理和具体工作流程,对系统硬件实现框架及软硬件体系结构的建立进行了讨论. 针对数字信道化接收技术实现中信道宽度和接收机灵敏度之间存在的矛盾,使用该方法进行了具体的参数设计. 研究结果表明,该方法可对多种带宽信号实现与其带宽对应的准匹配接收,最大程度地提高信号检测灵敏度.     

基于时频域检测方法的信号处理系统设计与实现

为解决宽带数字接收机所接收信号参数的高速提取,利用4片现场可编程阵列(FPGA)、分布式多总线并行流水方式完成信号的FFT运算、频域的载频信号参数的提取、IFFT运算及在时域中对脉冲参数的提取.利用有限状态机的方式完成了CPCI总线的PCI局部端接口时序编写及信号处理系统工作状态的控制和转换.用8片244芯片完成了用普通SRAM作类似双口RAM的设计.该项目已通过验收,可应用于实际工程.     

七通道360MHz高速采样接收机设计

设计了一种高速7通道的数字接收机系统.该系统的工作流程为雷达信号经微波前端转变成雷达中频信号,中频信号经过ADC芯片转化成数字量,数字量经FPGA的解串、混频、滤波等操作转换成信号的实部和虚部.采集数据经FPGA处理后通过EMIF接口传送至DSP,并完成后续的复杂信号处理.该系统的采集速率为360MSPS.经过实测检验该系统实现了7通道的高速数据采集和处理传输,实现了较高性能的同步.经过对ADC芯片采集数据性能的测试,数据采集达到了较高的性能.该设计完全符合设计要求,能够满足当前电磁环境复杂环境下的雷达信号处理分析的需求.     

基于FPGA的数字正交变换信号的脉冲压缩

在现代雷达信号处理领域,实现高精度的数字信号脉冲压缩是一项关键技术.在进行时域脉冲压缩前,引入数字正交变换模块,提取I、Q基带信号,保证了较高的通道幅相一致性.对基带信号进行时域脉冲压缩,运算简便,实时性强,便于硬件实现.设计中采用Matlab和FPGA联合调试的方法,利用Matlab进行方案验证,采用Quartus Ⅱ软件进行方案实现,核心模块采用IP核实现,大大缩短了调试周期,并且提高了系统的稳定性.本系统具有运行速度快、功耗低、实现简单、实用性强等优点.     

基于滤波器组的数字射频存储系统

提出一种应用于储频式雷达干扰机的数字射频存储(DRFM)系统设计方法.分析了综合滤波器组理论及DRFM系统的一般实现方法,利用分析综合滤波器组对信号的分解、重构能力,设计了基于分析综合滤波器组的DRFM系统.该DRFM系统保持了数字信道化接收具有的频率覆盖范围宽、动态范围大等优点,并解决了数字信道化接收时宽带跨信道信号的恢复问题.以该数字射频存储系统为核心的某储频式雷达干扰机已通过了外场测试,进一步证明了该系统的正确性.     

基于FPGA的多信道全数字高频雷达接收机

基于软件无线电的设计思路,提出了一种多信道全数字高频雷达接收机的设计方案.该方案采用USB2.0接口设计实现雷达系统控制和数据传输任务,并结合Altera公司的CycloneII系列现场可编程门阵列(FPGA)芯片,实现系统同步控制、数字正交解调以及数字下变频.与传统模拟接收机和中频接收机相比,该系统具有硬件结构简单、参数配置灵活方便等特点.系统闭环测试结果验证了方案的正确性及合理性,能够满足工程应用的需求.     

数字式信道化单比特接收机技术

现代战争信号环境对电子战接收机提出了更高的要求,侦察与反侦察、干扰与反干扰的斗争尖锐激烈,传统的接收机正面临着严峻的挑战.本文提出了数字式信道化单比特接收机的设计方法,它应用了数字信道化中的多相滤波技术,并在后续处理中结合了新一代宽带接收机中的单比特接收方法,提高了电子战(EW)接收机的接收性能.使得它可以在同一个信道中处理两个同时发生的信号,频率分辨率和精度都大大提高.最后,通过仿真分析验证了此方法的可行性.     

数字信道化的调制信号测频方法

由于雷达信号覆盖带宽范围的增大,在对宽带雷达信号进行模数转换时,采样频率需要达到吉赫兹,因此存在后端的信号处理速度和信号采样速率不匹配的问题。为了解决该问题,采用高效数字信道化结构。为了实现对经过该结构处理的雷达信号的频率参数估计,提出在传统的瞬时相位差测频的基础上加上中值滤波处理的测频方法。仿真结果表明该方法能够有效地提高调制信号的测频精度,减小由于相位编码信号本身存在相位跳变而引起的测频误差。可以将该方法应用于宽带数字接收机后端信号处理的频率测量。     

基于FPGA的非均匀信道化接收机的实现

阐述了基于多级滤波器组信道化接收机实现信道非均匀划分的原理及模型.采用现代DSP Builder设计工具和FP-GA硬件平台,对模型中关键的复信号多相滤波器组信道化接收机(PFCR)进行了4信道的设计实现.实验结果表明,采用FPGA可实现多信道非均匀划分.     

宽带雷达侦测的两级数字信道化技术

在分析数字信道分离原理的基础上,对数字信道化的实现结构进行了有效改进,提出了降低数据率和硬件实现难度的两级数字信道化实现结构;并对相应的滤波器进行了分析设计。通过对四种雷达信号宽带侦测的仿真分析,验证了该结构的有效性与可行性,它提高了信道的频率分辨率,降低了滤波器的阶数和设计难度,易于硬件实现,在宽带雷达信号侦测中具有广阔的应用前景。     

基于IP核的FIR滤波器在数字正交变换中的应用

介绍了Altera公司的新型FPGA芯片Stratix系列EP1S40的特点及其编程与配置．通过IP核的重用和外围电路的VHDL设计，实现了基于FIR滤波的数字正交变换，并成功地提取了中频雷达脉冲信号的I，Q量，大大提升了数字信号处理的速度．     

基于FPGA的雷达干扰效果评估接收机设计

测试雷达干扰设备性能得到雷达干扰效果评估结果,就要完成加干扰后雷达信号的特征参数提取.介绍了一种基于高速A/D、FPGA、串口组成的雷达干扰效果评估接收机.其接收经过微波前端处理得到的中频信号,通过A/D采样,再利用FPGA系统得到功率、脉宽、带宽时延等参数.信息的测试结果通过串口上报给上位机以完成干扰效果的估计.