基于高效抽取滤波器的数字下变频设计

对数字下变频各个模块的构成及原理进行了研究,提出了一种基于高效抽取滤波器的实现方案,用查表法产生数字混频所需的高采样率的数字本振信号,用梳状滤波器和半带滤波器级联实现数字下变频的抽取和滤波.方案中多处使用了查表法,它相对于传统方法有节省资源,速度快,易于实现的优点.设计中调用了ALTREA参数化模块库中的资源,充分利用了芯片的硬件资源,从而提高了运算速度.还给出了半带滤波器的一个设计实例.该方案已通过FPGA验证.     

基于带通采样的多通道接收机数字下变频研究

从中频带通采样理论出发,分析了采样频率的选取方法,重点研究了数字多通道接收机方案和数字下变频技术,并对各个模块进行了Matlab仿真和FPGA时序仿真加以验证,结果证明了方案的可行性和正确性,在工程应用中具有一定的参考价值。     

基于FPGA芯片设计多功能数字钟的研究

介绍了应用FPGA芯片设计多功能数字钟的一种方案，并讨讨论了有关使用FPGA芯片和VHDL语言实现数字钟设计的技术问题。     

基于FPGA的频率远距离稳定传输方案设计及实现

研究了通过电学补偿且基于FPGA (field programmable gate array)设计实现的频率远距离稳定传输问题.根据共轭相位补偿法原理,设计了基于FPGA的数字锁相环频率远距离稳定传输方案.该方案通过4次变频及滤波来提取远端信号和本地信号的相位差,利用锁相环使远端的信号相位变化与本地点的基准信号相位变化相同,从而实现频率远距离稳定传输.在基于FPGA的数字信号处理板上对该方案进行了实现,并给出了具体的实现方案和FPGA实现结果.由于变频、滤波及锁相环均在FPGA内部通过编程实现,该实现方案具有很强的参数选择灵活性及工程易实现性.最后,设计了链路时延测量回路,对不同条件下频率传输的稳定性进行测量,测量结果表明,设计的频率传输方案有效地减小了环境温度变化对信号在光纤中传输时延的影响.     

一种基于FPGA的高效FIR滤波器的设计与实现

该文在介绍有限冲激响应(FIR)数字滤波器理论及常见实现方法的基础上,提出了一种基于FPGA的高效实现方案.该方案采用对称结构、加法和移位代替乘法运算、优化的CSD编码、流水线和级联技术等方面对传统的设计方法进行了改进,并借助FPGA滤波器芯片和Quartus Ⅱ软件、Matlab软件对该方案进行了仿真验证.仿真实验结果表明:此种FIR滤波器的实现方法运算速度快、实时性好、节省硬件资源,其性能优于传统的FIR滤波器设计方法.     

数字载波发生器设计与FPGA实现

数控振荡器NCO是各种数字频率合成器DDS和数字载波信号发生器的核心部件.应用现场可编程器件FPGA进行数控振荡器的设计是一种新的技术.介绍了数字载波发生器的原理和设计思路,并使用ALTERA公司开发的新一代FPGA设计工具QUARTUSII对FPGA编程实现,给出正弦输出型DDS仿真结果.该方法已在多项遥测系统工程中得到应用.     

一种TD-SCDMA中频数字接收机设计

本文介绍了一种TD-SCDMA中频数字接收机的设计,该中频接收机利用AD9238实现中频信号采样,利用FPGA实现数字下变频,并采用DSP完成后续信号处理。给出了该接收机硬件电路设计的具体方案,并对各部分硬件电路设计进行了阐述。FPGA的应用使系统灵活性增强,一些信号处理算法可移植到FPGA中实现,提高了系统的运算速度。     

多功能自适应数字频率计设计

以FPGA为处理核心,设计了一种增强型宽带数字频率计,不仅可完成频率周期的测量,还可以进行占空比、相位差等测量操作,最小输入电压有效值为5mV,且输入频率范围可达1Hz~200MHz。并利用MCS-51单片机对FPGA测量的原始结果进行后续处理和显示,充分发挥了单片机与FPGA的特长,比传统的软核FPGA方案及CPU方案具有更好的工程实用性。     

改进插补算法在数控雕刻系统中的应用

根据雕刻机控制系统的设计需求,采用TI公司的32bit定点数字信号处理器TMS320F2812作为下位机控制系统核心处理单元,并与FPGA相结合取代目前市场上主流的单片机与高速运动控制芯片相结合的联机控制.运用模块化设计思想进行了雕刻机控制系统软硬件设计.在轨迹控制中,运用快速数字积分插补算法替代普通数字积分插补算法,使控制器对插补过程的运算效率更高,减小了控制器的运算压力;试验证明了所设计的基于DSP和FPGA的三维雕刻机数控系统方案及数字积分改进算法的可行性和可靠性,雕刻机的加工速率提高了大约20%.     

一种增强型宽带数字频率计设计

以FPGA为处理核心,设计了一种增强型宽带数字频率计,不仅可完成频率周期的测量,还可以进行占空比、相位差等测量操作,最小输入电压有效值为10 m V,且输入频率范围可达1 Hz~100 MHz。并利用MCS-51单片机对FPGA测量的原始结果进行后续处理和显示,充分发挥了单片机与FPGA的特长,比传统的软核FPGA方案及CPU方案具有更好的工程实用性。     

基于FPGA的高速异步FIFO存储器设计

 介绍异步FIFO存储器应用及其结构,详细分析了异步FIFO的标志逻辑设计及亚稳态的消除,提出了一种基于FPGA芯片利用格雷码对地址编码解决异步读、写时钟问题的思路及方法,并给出了VHDL程序.该方法具有高速、可移植性强、工作效率高的特点,在数字系统设计中具有一定的意义和应用价值.     

μCLinux下主从式SOPC实现的嵌入式电测综合仪器

为对电子测量仪器进行大规模综合集成,在μCLinux下,以主从分布式FPGA／SOPC构建仪器数字平台,设计32位Nios-Ⅱ软核处理器的嵌入如CLinux系统,设计模拟电路,在μCLinux的控制下,有效地实现双通道100MHz示波器、32通道100MHz逻辑分析仪、30MHz任意信号发生器、2．7GHz频率计、常用数字IC故障测试仪、全自动LCR测量仪等仪器集成．详细介绍仪器集成的结构、各子仪器的FPGA／SOPC及μCLinux系统操作平台设计,实验效果好,实践表明该设计是行之有效的。     

用FPGA实现高频时钟的分频和多路输出

FPGA(现场可编程逻辑门阵列)内部集成了四个全数字片内延时锁定环电路(Delay—Locked Loop，编写为DLL)，利用它能够实现对芯片输入时钟的零延时输出和时钟倍频，分频以及镜像操作等多种控制功能。本就是用DLL的功能来实现对64MHz的高频时钟的分频和多路输出。     

利用FPGA内部DLL实现数字时钟恢复

首先分析了数字时钟恢复电路的原理,然后介绍一种利用XILINX FPGA内部数字延时锁定回路DLL的倍频功能,从接收的异步数据中恢复数据时钟的方法。     

ACEL 六位数字屏显示暗室安全钟

开发研究了电致发光屏六位数字显示的数字钟，设计了电子线路并分析了它们的工作原理．它在彩色胶片和相纸生产的暗室中使用是安全的．     

FPGA的可靠时钟设计方案

对于现场可编程门阵列(FPGA)常见的6种时钟设计,根据建立时间和保持时间的要求,按照同步设计原则,分别给出可靠的时钟设计方案.利用这些方案来设计FPGA的时钟,可以更容易完成FPGA的项目设计,使得FPGA系统更稳定、更可靠.     

数字电路在EDA开发系统上的实现方法研究

目的 研究数字电路在EDA开发系统上的实现方法.方法 以数字钟设计为例,针对两款具体的CPLD/FPGA开发系统给出了不同的设计思路和实现方案.结果 下载/配置到实验板的目标器件上,经实际电路测试验证,达到了预期的设计要求.结论 基于EDA技术的数字电路开发方便、灵活、高效,成本低,上市周期短.     

基于Gardner位定时同步算法的实验教学设计

介绍了基于Gardner位定时同步算法设计与开发的电子综合设计项目,旨在通过数字下变频以及QPSK调制解调的基本原理,利用Gardner算法进行数字通信系统的位同步设计,以解决接收端解调时产生的位同步问题。该设计通过Matlab对算法进行仿真验证,并最终在FPGA上实现。实践表明,该项目能有效提高本科学生的实践能力,达到电子综合设计的教学要求。     

基于窗结构和巴切奇偶排序的中值滤波器硬件设计与实现

数字电路设计中值滤波器时,面积和速度上的考虑非常重要.面积上要求使用的逻辑资源尽可能少;速度上则要求系统能在较高时钟频率上工作,并用尽可能少的时钟周期完成1帧滤波或进行实时滤波.设计的新型中值滤波器的硬件结构为带2个Buffer的3窗结构,并用奇偶排序网络作为滤波器功能逻辑模块的理论依据,在FPGA平台上进行结构设计,使用ModelSim仿真验证了结果,最后实现了视频图像滤波.实验分析表明,设计的新型结构滤波器不但使用的逻辑资源较少,仅用了741个逻辑单元(LE),而且处理速度达到27 MHz/像素,实现了对视频图像的30帧/s实时处理.设计不仅具有一定的实用性,也为数字图像处理的硬件结构设计思路提供了参考.