嵌入式固态存储系统ECC算法的研究与实现

为提高差错检测和修正(ECC)校验编码的简洁性,从信息编码理论的角度,研究了一种基于Hamming编码方式的ECC方法. 通过在数据空间中构造多字节数据的信息矩阵,利用ECC编码方法,设计生成了ECC校验算法的系数矩阵,利用线性空间变换理论计算生成了纠错校验码,提出了一种简洁的、具有较强可计算性的基于ECC校验码的误码校验和定位算法,并给出在嵌入式固态存储器中进行纠错编码、校验和纠错的详细过程. 最后运用硬件编程语言VHDL 在Xilinx ISE的实验环境下成功实现了该检错纠错算法. 结果表明该算法可以检测出1 bit以及2 bit的读写错误,且可对1 bit错误进行修正.      

椭圆曲线加密算法与FPGA硬件实现

文章系统阐述了基于椭圆算法的椭圆曲线加密技术(ECC),并将其与当今国内流行的RSA加密技术进行比较,指出了ECC加密算法的优越性和可实现性;同时文中给出了PFGA硬件实现的方案,提出ECC加密技术是未来密码技术发展的方向。     

椭圆曲线密码体制在智能卡中的应用

在智能卡的应用与推广中,保密机制是十分关键的,而密码技术的引入则能有效地提高智能卡的安全水平。本文介绍了智能卡中几种常用的加密和签名算法(如RSA、DSA、ECC),给出了用于证书请求的ECC智能卡系统设计与算法实现,最后,讨论了智能卡设计中的几个安全问题。     

基于FPGA的高速大容量固态存储设备数据ECC的设计与实现

针对目前高速大容量固态存储设备中,影响数据存储可靠性的错"位"问题,设计和实现了一种基于FPGA的专用ECC (Error correction code)纠错方法.在读、写操作时分别对存储数据的行和列生成校验码,通过比较两次操作的校验码,对错"位"进行精确定位和纠错,纠错能力为1 bit/512 B.相比传统纠错算法,ECC纠错方法电路实现简洁,纠错能力强,易于硬件实现.实际运行结果表明,设计完全满足高速数据记录的需求,为大容量数据存储器的可靠性提供了重要保障.     

单片机中实现数字图像压缩的算法研究

文章主要论述了在单片机中对数字图像压缩算法的硬件设计和如何在单片机实现对数字图像压缩成JPEG格式算法的具体实现方法,给出了在图像压缩算法中离散余弦变换(DCT)函数、Huffman编码函数等关键函数,并对其算法加以改进,对其复杂性进行了可靠的分析。     

基于AES算法和改进ECC算法的混合加密方案

高级加密标准(AES)和椭圆曲线密码算法(ECC)是对称加密技术和非对称加密技术中的重要算法.首先对AES算法和ECC算法进行了讨论,在对影响ECC算法效率的因素模逆操作进行了改进,提出基于AES算法和改进ECC算法的混合加密方案.该方案具有运算速度快,安全性能高的优点,具有很好的实用性.     

基于AES与ECC的混合型数字签名

本文分别对AES和ECC算法的数学模型进行了讨论.结合两种算法优点,利用AES算法对原文加密,利用ECC加密管理密钥实现数字签名,设计了一种基于AES与ECC的混合型数字签名方案.该方案拥有运算速度快、安全性高的优点,又拥有椭圆公钥体制在密钥分发方面的优点,有较的实用性.     

素数域椭圆曲线密码点乘的高性能硬件实现

素数域的椭圆曲线密码（elliptic curve cryptography,ECC）被广泛应用于物联网安全设备中.针对这些具有有限硬件资源,同时也需要较高计算速度的安全设备,本文提出了一种基于改进Left-to-Right点乘算法的素数域ECC点乘高性能硬件结构.利用模块的复用与指令ROM减少了硬件资源消耗,并通过高位宽的算术逻辑单元提高了点乘计算的速度.在Virtex-5 FPGA上实现的资源使用量为2 684 LUT,16 DSP,4 BRAM,时钟频率达到150.2 MHz,完成一次点乘计算需要4.24 ms,综合的性能指标大于其他已有的素数域ECC点乘高性能硬件设计.      

AES与ECC混合密码体制的研究

文章研究了AES算法、ECC算法,并结合两种密码体制各自功能的优缺点,设计了AES与ECC混合密码体制,实现信息加密、数字签名、认证一体化的功能,有效解决在公众信息系统进行机密数据交换的信息安全问题.     

AES 与 ECC 混合密码体制的研究

文章研究了AES算法、ECC算法,并结合两种密码体制各自功能的优缺点,设计了AES与ECC混合密码体制,实现信息加密、数字签名、认证一体化的功能,有效解决在公众信息系统进行机密数据交换的信息安全问题．     

基于AES和ECC的混合密码系统研究

解析了AES(Rijndael)的算法过程,分析了X.509协议的安全性,在改进的X.509协议的基础上设计了一种基于AES和ECC算法的混合密码系统.     

RSA密码算法的安全及有效实现

 RSA密码算法的实现电路易受到诸如能量分析、时间分析等旁门攻击。综述了RSA密码算法中模幂运算的主要攻击方法及其防御措施。针对模幂运算的软件实现和硬件实现,提出了基于随机概率的软件实现防御措施和基于模幂指数三进制表示的硬件实现防御措施。两种防御措施较之前的防御措施在安全性和效率方面都有显著的提高。两种防御措施具有通用性,可移植到ECC中的标量乘法运算中去。     

一种用于RFID的基于广义二进制Hessian曲线的密码处理器的实现

针对射频识别(RFID)芯片面积和能量资源极其有限的特点, 设计实现了一种基于广义二进制Hessian曲线(GBHC)的椭圆曲线密码(ECC)处理器。在算法上采用Montgomery Ladder点乘算法和 w坐标法, 以优化加速运算时序, 在结构上精细设计循环移位寄存器组和门控时钟, 以降低面积和能量消耗。实验表明, 在保证安全精度不变的情况下, 所实现的密码处理器具有较快的运算速度、极小的芯片面积和超低的能量消耗, 并能抵抗简单功耗分析(SPA)等侧信道攻击(SCA)。     

GF(2m)域上椭圆曲线密码系统的整体算法设计与实现

对GF(2m)城上椭圆曲线密码系统的整体算法进行了研究与设计,提出一个基于ECC的加、解密改进方案,并在PC机上实现了加解密过程.实验表明:新加密解密系统在PC机上运行稳定,时间性能良好.     

用于物联网的可重构的祖冲之密码算法的硬件设计

针对应用在资源有限的物联网中的祖冲之(ZUC)256密码算法,本文介绍了一种资源优化的ZUC-256密码算法的硬件实现方案,设计了面向资源优化的循环型ZUC-256密码算法的硬件架构和基于块随机存取存储器(BRAM)的可重构S盒(S-box)单元,从而有效地降低了资源消耗。硬件方案在现场可编程逻辑门阵列(FPGA)上进行了硬件验证,结果表明本文资源优化的循环架构中的各个硬件开销相比已有的方案有明显的降低。     

椭圆曲线密码ML算法电路实现的功耗攻击

针对有限域GF(2'163)上椭圆曲线密码(ECC)的ML算法电路.实现了一种简单有效的差分功耗分析(DPA)方法.该方法结合单密钥多数据攻击,按密钥比特对功耗轨迹分段差分运算.基于功耗仿真的实验结果表明:仅对单条功耗曲线进行差分分析就能够以极短的时间恢复出密钥比特,从而证明ECC的ML算法实现只具备抗时间攻击和抗简单功耗分析攻击效果,却不能对抗DPA攻击.     

一种基于Edwards椭圆曲线的RFID标签芯片加密处理器设计

本文提出了一款基于二进制Edwards椭圆曲线的高能效椭圆曲线加密处理器.该处理器采用163位密钥,被设计用于无源射频识别(RFID)标签.为了保证椭圆曲线加密(ECC)处理器运算的安全性,处理器使用了二进制Edwards曲线作为加密曲线.ECC处理器中的逻辑运算模块所使用的有限域乘法器基于K-O分治算法进行了优化和设计.验证结果显示,该ECC处理器需要14 200个等效门面积,加密过程中完成一次标量乘法需要23 023个时钟周期和0.93μJ的能量.该ECC处理器可以满足RFID标签所需要的能耗、时间和面积要求.     

RSA算法中大素数硬件生成方法研究与设计

在RSA加密算法的硬件设计中,大素数的生成极为关键.为了提高RSA算法中大素数的生成效率,在传统筛法的基础上,提出了一种能自动生成确定性大素数的硬件实现算法-循环迭代法.该算法的硬件实现采用状态机架构,使用VerilogHDL语言描述,并通过Modelsim仿真.实验结果表明,使用该方法生成素数序列,具有快速准确、高效、易于硬件实现的特点,为RSA算法的使用提供了极大的便利.     

一种图像边缘检测FPGA实现的快速设计方法

基于硬件描述语言(HDL)或者逻辑图的设计方法难度较大,周期较长,利用Xilinx的高层次AccelDSP设计工具,按照约定的编程规则,可以将MATLABM语言编写的算法快速转变为FPGA实现.简要回顾了图像边缘检测的基本原理,给出了Sobel算子边缘检测算法的实现流程,核心代码和硬件时序仿真的结果.设计过程表明,基于AccelDSP工具的设计方法较好地降低了设计难度,提高了效率.     

高速FIR滤波器设计与FPGA实现

文章主要研究了基于传统的乘累加(MAC)结构的FIR滤波器设计的2种方法,在此基础上研究了一种新的基于分布式算法(DA)的FIR滤波器设计的硬件结构,分析了DA算法结构较MAC结构的优点。最后设计了一个8阶8 bits的基于DA结构的FIR低通滤波器,并在Altera FPGA上进行硬件实现。