高栅压低漏压条件下FG-pLEDMOS的热载流子退化机理

针对FG-pLEDMOS施加高栅压低漏压的热载流子应力会使器件线性区漏电流发生退化,而阈值电压基本保持不变,使用TCAD软件仿真以及电荷泵测试技术对其进行了详细的分析.结果表明:沟道区的热空穴注入到栅氧化层,热空穴并没有被栅氧化层俘获,而是产生了界面态;栅氧化层电荷没有变化,使阈值电压基本不变,而界面态的增加导致线性区漏电流发生退化.电场和碰撞电离率是热空穴产生的主要原因,较长的p型缓冲区可以改善沟道区的电场分布,降低碰撞电离率,从而有效地减弱热载流子退化效应.     

一种计算纳米CMOS器件中应力致界面态的方法

在纳米CMOS器件中,负栅压温度不稳定性、热载流子注入效应和栅氧化层经时击穿等应力使得Si/SiO2界面产生界面态,引起器件参数的退化.随着CMOS器件不断缩小,这种退化将严重制约器件性能.提出了一种改进的计算纳米CMOS器件中应力产生界面态的方法,能够对应力产生的界面态进行定量描述.该方法在电荷泵基础上测量纳米小尺寸器件初始状态和应力状态下的衬底电流,提取电荷泵电流(Icp),计算出应力产生的界面态密度.测量过程中,脉冲频率固定不变,降低了频率变化所带来的误差.     

MoOx膜中O含量对绿光OLED器件性能的影响

文章为提高以MoO,作缓冲层的绿光电致发光器的空穴注入效率,分别对该缓冲层进行紫外光处理和等离子体处理,研究处理前后其O含量的变化及对器件空穴注入能力的影响.实验结果表明,MoO,蒸镀成膜后变为MoOx,其经紫外光处理后,O含量增多,相应的器件空穴注入能力减弱;而经等离子体处理的MoOx膜,其O含量减少,器件性能提高,最高亮度和电流效率分别达到24000 cd/m2、4.23 cd/A.我们认为该器件的性能与MoOx中O的含量有很大关系,当O含量减少时,造成了更多的氧缺位,降低了MoOx的功函数,提高了器件的空穴注入能力.     

智能剥离制备GOI材料

绝缘体上锗(Germanium-on-Insulator,GOI)结合了Ge材料及SOI(Silicon-on-Insulator)结构的优点,是一种极具吸引力的Si基新型材料.GOI材料不仅具有高的电子和空穴迁移率,同时其独特的全介质隔离结构可以避免短沟道效应,降低寄生电容和结漏电流.首先研究不同表面处理方法对体Ge与SiO2/Si晶片键合强度的影响,实验结果显示采用N2等离子体活化处理结合氨水溶液(NH4OH∶H2O=1∶10)亲水性处理,所得到的体Ge与SiO2/Si晶片的键合效果较好,其键合强度3.8 MPa.利用智能剥离技术(Smart-Cut TM)制备了绝缘体上锗材料.SEM测试显示GOI材料键合质量良好,界面清晰平整,并且Ge层大部分面积无空洞.实验分析得到GOI材料的压应力及XRD(004)摇摆曲线中Ge峰的不对称是由GOI表面的注氢损伤层引起的.真空500℃退火30min对于注入损伤层的应力具有释放作用,但无法修复注入损伤.用溶液(NH4OH∶H2O2∶H2O=1∶1∶10)腐蚀去除注入损伤层后,应力层被去除,并且获得Ge峰半高宽仅为70.4arc sec的GOI材料.     

两种黏土矿物催化木质素腐殖化过程机理

利用扫描电子显微镜（SEM）、 Fourier变换红外光谱（FTIR）和X射线衍射（XRD）研究高岭石和蒙脱石参与木质素接种混合菌株悬液液体摇瓶培养110 d的结构特征变化. 结果表明： 高岭石参与木质素微生物转化后, 结构水失衡, 边缘断键使其表面集聚负电荷, 表面水化层多点形成氢键, 增加了缔合—OH的伸缩振动, Al—OH的边缘及基底八面体O均发生脱羟作用, 使四面体片和八面体片变形并产生大量断键, 导致Si—O,Si—O—Al及Si—O—Si[KG*8]振动频率弱化, 晶体结构向长程无序转变, 但未发生物相改变; 蒙脱石为膨胀性矿物, 内部亲水, 经液体摇瓶培养后, 结晶水收缩使层间结构被破坏, 增加了表面粗糙程度, 参与木质素微生物转化后, 微生物释放的胞外聚合物与蒙脱石表面官能团形成氢键, 使羟基总量及层间和晶格中的结晶水降低, 并提高了Si—O,Mg—Al—OH和Fe—O—Si键（或Mg—O—Si键）的振动频率, 低波处的特征衍射峰消失.     

MOS器件直接隧穿栅电流及其对CMOS逻辑电路的影响

随着晶体管尺寸按比例缩小,越来越薄的氧化层厚度导致栅上的隧穿电流显著地增大,严重地影响器件和电路的静态特性,为此,基于可靠性理论和仿真,对小尺寸MOSFET (metal-oxide-semiconductor field effect transistor)的直接隧穿栅电流进行研究,并通过对二输入或非门静态栅泄漏电流的研究,揭示直接隧穿栅电流对CMOS(complementary metal oxide semiconductor)逻辑电路的影响.仿真工具为HSPICE软件,MOS器件模型参数采用的是BSIM4和LEVEL 54,栅氧化层厚度为1.4 nm.研究结果表明:边缘直接隧穿电流是小尺寸MOS器件栅直接隧穿电流的重要组成成分;漏端偏置和衬底偏置通过改变表面势影响栅电流密度;CMOS逻辑电路中MOS器件有4种工作状态,即线性区、饱和区、亚阈区和截止区;CMOS逻辑电路中MOS器件的栅泄漏电流与其工作状态有关.仿真结果与理论分析结果较符合,这些理论和仿真结果有助于以后的集成电路设计.     

表面改性Si_3N_4粉末在水相体系中的分散性能

在空气中于1000℃对Si3N4粉末进行表面氧化改性,研究其在水相体系中的分散性能。研究表明:经氧化后Si3N4物相主要为Si3N4,粉末表面被一层均匀的氧化层(主要成分为SiO2)包覆;经氧化改性的Si3N4在水相体系中的Zeta电位和分散性能显著提高;随着氧化时间的延长,粉末的分散性能和Zeta电位绝对值曲线变化趋势一致,呈现先上升后下降的趋势;氧化后Si3N4表层出现新的较强的Si—O键振动峰。     

隧穿电流影响下的小尺寸电路设计

对于具有超薄的氧化层的小尺寸MOSFET器件,静态栅隧穿漏电流的存在严重地影响了器件的正常工作,基于新型应变硅材料所构成的MOSFET器件也存在同样的问题.为了说明漏电流对新型器件性能的影响,利用双重积分方法提出了小尺寸应变硅MOSFET栅隧穿电流理论预测模型,并在此基础上,基于BSIM4模型使用HSPICE仿真工具进行了仔细的研究,定量分析了在不同栅压、栅氧化层厚度下,MOSFET器件、CMOS电路的性能.仿真结果能很好地与理论分析相符合,这些理论和实验数据将有助于以后的集成电路设计.     

pMOSFET的NBTI退化机理及内在影响因素

研究了P型MOSFET的NBTI效应退化机理,以及栅氧化层电场和沟道载流子浓度对NBTI效应的影响.首先,通过电荷泵实验对NBTI应力带来的p M OSFET的界面损伤进行了测试,并利用TCAD仿真软件对测试结果进行分析,结果表明该器件的NBTI退化主要由其沟道区的界面态产生引起,而电荷注入的影响相对可以忽略.然后,通过施加衬底偏置电压的方法实现了增加器件栅氧化层电场但保持沟道载流子浓度不变的效果,进而研究了栅氧化层电场和沟道载流子浓度2个内在因素分别对NBTI退化的影响.最后,通过对比不同栅极电压和不同衬底偏置电压条件下器件的2个内在影响因素变化与NBTI退化的关系,证明了p MOSFET的NBTI效应主要由器件的栅氧化层电场决定,沟道载流子浓度对器件NBTI效应的影响可以忽略.     

喷墨打印制备全氟化离聚物掺杂空穴注入层有机发光二极管阵列

为了提升印刷器件的性能,从印刷OLED显示像素制备的需求角度出发,采用喷墨打印工艺在像素坑中精准沉积含全氟化离子交联聚合物掺杂的空穴注入层PEDOT∶PSS∶PFI来提高空穴注入效率,而后在其上蒸镀其他功能层得到OLED像素阵列器件。与喷墨打印制备的PEDOT∶PSS空穴注入层器件对比发现,含全氟化离子交联聚合物掺杂空穴注入层的器件具有较好的发光均匀性,器件最大亮度达到4 325 cd/m²,最大电流效率达到5.5 cd/A。研究结果为多层印刷OLED显示器件的制备积累经验。     

高k栅介质SOI nMOSFET正偏压温度不稳定性的实验研究

对高k栅介质SOI nMOSFET器件的PBTI退化和恢复进行实验研究, 并且与pMOSFET器件的NBTI效应进行比较, 分析PBTI效应对阈值电压漂移、线性及饱和漏电流、亚阈摆幅和应力诱导漏电流的影响。结果显示, PBTI的退化和恢复与NBTI效应具有相似的趋势, 但是PBTI具有较高的退化速率和较低的恢复比例, 这会对器件的寿命预测带来影响。 最后给出在PBTI应力条件下, 界面陷阱和体陷阱的产生规律及其对器件退化的影响。     

高介电栅介质ZrO2薄膜的物理电学性能

采用脉冲激光沉积方法在Si衬底上沉积了ZrO2栅介质薄膜,X射线衍射分析表明该薄膜经过450℃退火后低介电界面层得到抑制,仍然保持非晶状态;电学测试显示10 am厚ZrO2薄膜的等效厚度为3.15 nm,介电常数12.38,满足新型高介电栅介质的要求,在-1 V偏压下Al/ZrO2/Si/Al电容器的漏电流密度为1.1×10-4A/cm2.     

一种改进的基于人体静电冲击模型应力的瞬态功率模型

提出一种改进的基于人体静电冲击模型(Human Body Model, HBM)应力的瞬态功率模型。利用HSPICE仿真软件, 模拟MOS管遭受的HBM应力, 得到对应的等效直流电压。HBM电路的预充电电压与MOS管对应的等效直流电压值的散点图表明, 两者保持线性关系, 并通过拉普拉斯变化得到证明。与现有的瞬态功率模型相比, 改进后的模型降低了在HBM应力作用下的计算复杂度, 可以更加简便地从统计学上预测MOS管栅氧击穿的发生, 给HBM冲击作用下MOS管栅氧化层可靠性的评估提供参考。     

新型低泄漏防闩锁ESD钳位保护电路

提出了一种新型抗静电泄放(ESD)钳位保护电路--栅控可控硅级联二极管串(gcSCR-CDS)结构.相比传统级联二极管串(CDS)结构,新结构利用插入的SCR管减小了钳位电路的泄漏电流和导通电阻,提高了电路的抗ESD能力;利用栅控的PMOS管,提高了维持电压,抑制了闩锁效应.0.35μm标准CMOS工艺流片结果表明,该结构泄漏电流为 12nA,抗ESD能力超过 8kV.     

纳米尺度超低漏电ESD电源钳位电路研究

提出一种新型超低漏电ESD电源钳位电路。该电路采用具有反馈回路的ESD瞬态检测电路, 能够减小MOS电容栅极?衬底之间电压差, 降低电路的泄漏电流, 抑制ESD泄放器件的亚阈值电流。65 nm CMOS工艺仿真结果表明, 在电路正常上电时, 泄漏电流只有24.13 nA, 比传统ESD电源钳位电路的5.42 μA降低两个数量级。     

考虑制程变异的全芯片漏电流统计分析

为了解决在制程变异的影响下,全芯片漏电流很难被验证的难题,提出了基于新的漏电流模型的统计分析算法。建立了一个亚阈值漏电流模型以及它的参数提取方法。该模型不仅包含了小尺寸器件的量子效应和应力效应,而且能够很好地与实验数据拟合。65 nm工艺节点下由于制程变异而引起的亚阈值漏电流波动表明,主要的变异源为有效沟道长度和阈值电压的变化。模型和对变异源的研究,验证了全芯片漏电流。模拟结果和实际电路测试结果的比较,证明了该算法的正确性和有效性。     

纳米MOSFET栅氧化层中吸引型陷阱的参数提取方法

通过实验在室温下同时测量纳米MOSFET器件样品漏源电流和栅电流的低频噪声, 发现一些样品器件中漏源电流不存在明显的RTS噪声, 而栅电流存在显著的RTS噪声, 而且该栅电流RTS噪声俘获时间随栅压增大而增大, 发射时间随栅压增大而减小的特点, 复合陷阱为库伦吸引型陷阱的特点. 根据栅电流RTS噪声的时常数随栅压及漏压的变化关系, 提取了吸引型氧化层陷阱的深度、在沟道中的横向位置和陷阱能级等信息.     

脉冲和直流应力下栅氧化膜击穿特性的差别

本文讨论了在直流电压应力和脉冲电压应力作用下栅氧化膜击穿寿命的差别，脉冲应力下栅氧化膜击穿寿命大于直流电压下的击穿。而且频率越高，两者的差别越大，差别起因于脉冲低电平期间栅氧化膜损伤的自行减少。     

基于转移矩阵法确定高k介质中泄漏电流共振隧穿机制的存在性

栅隧穿电流已成为制约MOS器件继续缩小的因素之一.为了掌握和控制高k栅栈的栅电流,必须全面了解其中存在的各种隧穿机制.考虑高k介质和二氧化硅间的界面陷阱,建立了高栅栈MOSFET中沟道与栅极交换载流子的双势垒隧穿物理模型.采用量子力学的转移矩阵方法,计算沟道电子通过高栅栈结构的透射系数,模拟得到的透射系数曲线随电子能量变化呈现峰谷振荡的特征.将本文模拟结果与非平衡格林函数及WKB近似方法模拟结果对比,通过论证得出电子能量低于高导带底的透射系数峰为共振隧穿机制所产生,而能量高于高k介质导带底的电子透射系数峰为直接隧穿的结论.     

高温、高压LDMOS导通电阻的特性

本文提出了高温、高压LDMOS的等效电路,讨论了LDMOS泄漏电流及其本征参数在高温下随温度变化的规律.根据分析,漏pn结的反向泄漏电流决定了LDMOS的高温极限温度,导通电阻与温度的关系为Ron∝((T)/(T1))y(y=1.5～2.5).