高精度Σ-ΔADC中的数字抽取滤波器设计

设计1个应用于高精度sigma-delta模数转换器(Σ-ΔADC)的数字抽取滤波器。数字抽取滤波器采用0.35μm工艺实现,工作电压为5V。该滤波器采用多级结构,由级联梳状滤波器、补偿滤波器和窄带有限冲击响应半带滤波器组成。通过对各级滤波器的结构、阶数以及系数进行优化设计,有效地缩小了电路面积,降低了滤波器的功耗。所设计的数字抽取滤波器通带频率为21.77kHz,通带波纹系数为±0.01dB,阻带增益衰减120dB。研究结果表明:该滤波器对128倍过采样、二阶Σ-Δ调制器的输出码流进行处理,得到的信噪失真比达102.8dB,数字抽取滤波器功耗仅为49mW,面积约为0.6mm×1.9mm,达到了高精度模数转换器的要求。     

高阶∑△ADC的抽取滤波器的设计

通过优化和改进梳状滤波器结构,采用FIR补偿滤波器以补偿通带衰减,并合理安排硬件电路以节省面积,设计了一种高速、低功耗高阶∑△ADC中的抽取滤波器.应用Matlab进行电路仿真,该滤波器阻带衰减为-65 dB,通带纹波为±0.05 dB,过渡带为0.454fs～0.583fs.经过VerilogXL和系统验证,该滤波器完全满足∑△ADC的系统要求.     

一种低资源数字抽取滤波器设计

设计并实现一个应用于音频Sigma-Delta模数转换器的低资源数字抽取滤波器。该滤波器采用多级多采样率结构, 整体带内纹波小于0.06 dB, 带宽为21.6 kHz, 最低工作频率为10 MHz。通过滤波器硬件架构的设计, 有效地缩小了抽取滤波器的电路面积和功耗。芯片测试结果表明, 对 64 倍过采样率、4 阶Sigma-Delta调制的 1 bit 脉冲密度调制信号输出码流进行处理, 得到音频信号的信噪比达到87.2 dB, 在SMIC 0.13 μm 工艺下, 数字部分的面积约为0.146 mm²。与同类型抽取滤波器相比, 面积减小58%, 功耗减少60%以上。     

一种24位Delta-Sigma A/D数字抽取滤波器设计

为了可以对天文望远镜环境温度实现更好的监控,本文设计了一种针对天文望远镜温度监控的24位高精度Delta-Sigma(简称D-S)A/D数字抽取滤波器,主要工作包括D-S A/D数字抽取滤波器Matlab建模与仿真、Verilog代码编写和使用SMIC18工艺的数字后端设计.其中有限冲击响应(FIR)抽取滤波器共3级:第1级为级联积分梳状(CIC)滤波器,抽取因子为32;第2级为级联积分梳状补偿滤波器,抽取因子为16;第3级为半带(HB)滤波器,抽取因子为2.最后设计的滤波器的输入信号为4位,采样频率4.096 MHz,输出信号24位,采样频率4kHz,输出信噪比154dB.得到的输出波形满足设计要求.     

基于高效抽取滤波器的数字下变频设计

对数字下变频各个模块的构成及原理进行了研究,提出了一种基于高效抽取滤波器的实现方案,用查表法产生数字混频所需的高采样率的数字本振信号,用梳状滤波器和半带滤波器级联实现数字下变频的抽取和滤波.方案中多处使用了查表法,它相对于传统方法有节省资源,速度快,易于实现的优点.设计中调用了ALTREA参数化模块库中的资源,充分利用了芯片的硬件资源,从而提高了运算速度.还给出了半带滤波器的一个设计实例.该方案已通过FPGA验证.     

全加结构抽取和补偿滤波器的高效实现

针对接收机设计中使用有限冲击响应(FIR)滤波器对级联积分梳状(CIC)抽取滤波器进行补偿滤波的问题,提出了一种全加结构无乘法运算的FIR补偿滤波器实现方式.通过对FIR补偿滤波器系数的近似,将滤波器系数用与它最接近的{2n}集合中的一个数表示,将滤波器乘法运算转换为移位运算,整个补偿滤波运算仅由滤波器阶数个加法单元构成.仿真结果表明,这种采用系数近似的算法在实现高速运算的同时,可以满足对CIC抽取滤波器进行补偿滤波的要求.     

多级抽取滤波器的VLSI实现

采用基于ＲＯＭ的可编程方案,实现了ΣΔＡＤＣ中多级抽取滤波器。梳状滤波器用作多级抽取的首级,使用全加器和全减器实现,剩余４倍抽取采用两级半带滤波器和升幅ＦＩＲ实现。这些滤波运算采用一个ＡＬＵ分时进行,运算控制字存于ＲＯＭ中,仅需对ＲＯＭ编程即可实现不同的滤波器。     

基于分数延迟的有限冲激响应型梳状滤波器

为实现采样率与陷波频率之间为非整数倍数关系下的线性相位梳状滤波器,提出了将高通纠漂滤波器与分数延迟滤波器相结合的设计方法,同时,采用多相滤波结构替代直接结构对基于分数延迟的有限冲激响应(FIR)型梳状滤波器进行实现,以降低其实现复杂度.通过这种方法得到的梳状滤波器在通带内具有线性相位,在陷波点上可基本保持高通滤波器的陷波特性.将该方法应用于有基线漂移、工频及其谐波干扰的心电信号的滤波处理,干扰得到消除.     

适用于Σ—ΔADC的半波滤波器设计

讨论了Σ－ΔＡＤＣ模数转换器中降采样部分的抗叠混滤波器的设计要求和结构，着重介绍低过采样率情况下半波波器的设计过程和有关证明，并给出了４组滤波器的数据。     

适用于∑－△ADC的半波滤波器设计

讨论了∑－△模数转换器（ＡＤＣ）中降采样部分的数字抗叠混滤波器的设计要求和结构，着重介绍了低过采样率情况下半波滤波器的设计过程和有关证明，并给出了４组滤波器的数据．     

改进型CIC抽取滤波器的研究与设计

由于CIC（级联积分梳状）滤波器不需要乘法运算和存储系数,因此实现非常简单,在采样率变换过程中经常使用CIC滤波器进行数字滤波.在CIC滤波器概念的基础上,提出了基于正弦函数的补偿滤波器与基于锐化技术的改进型CIC滤波器,补偿滤波器与锐化技术二者用来改善CIC滤波器的通带与阻带特性.通过对CIC滤波器及其改进型的综合性能进行对比体现出所设计滤波器的优点.     

半带抽取有限冲激响应滤波器的应用设计及仿真

介绍了一种高效数字抽取滤波器一半带抽取有限冲激响应滤波器的性质和特点以及在软件无线电接收机中的应用，运用MATLAB和TMS320C54xDSP集成开发环境CCS软件实现了半带抽取有限冲激响应滤波器的设计及仿真．仿真结果表明，半带抽取FIR滤波器适用于多级滤波抽取的前级和中级抗混叠抽取滤波。可极大减少运算量和存储器的使用，但不适用于后级抽取滤波．     

改进的高性能级联积分梳状滤波器

为解决应用于采样率变换系统中的级联积分梳状(CIC)滤波器通带失真大和阻带衰减小对其应用的限制,在分析传统CIC滤波器传输函数和频谱特性的基础上,引入二级可调参数简单滤波器,设计一种高性能CIC滤波器。仿真结果表明,它与同级数规模的内插二阶多项式CIC滤波器、锐化CIC滤波器相比,阻带衰减分别提高20dB、80dB;通带性能得到较大改善;实现复杂度较低。因此,它适用于对通带、阻带性能和实现复杂度要求较高的采样率变换系统。     

无线电监测接收机中的DDC研究

提出了一种高效数字下变频器(DDC)实现方法. 基于4倍中频采样技术和多相抽取半带滤波结构改进的高效DDC实现结构,相当于仅使用了一个多相抽取半带滤波器实现了I,Q两路信号的输出,降低了运算复杂度,资源节省79%,功耗降低约60mW. 设计实例验证了该方法的正确性与高效性.     

基于LabVIEW的多采样率数字滤波器1/3倍频程计算方法

利用多采样率数字滤波器法计算噪声1/3倍频程谱在硬件上设计困难。因此为降低设计的难度,提出基于LabVIEW实现多采样率数字滤波器法计算1/3倍频程。信号首先通过抗混叠滤波器降低信号频谱混叠,然后经过降采样减少数据计算量,最后利用数字带通滤波器实现通带内信号的能量衰减并进行均方根计算得到1/3倍频程谱值。通过Lab VIEW设计出FIR抗混叠滤波器和8阶巴特沃斯IIR数字带通滤波器,并在此基础上结合声卡搭建噪声分析系统完成1/3倍频程计算。结果表明,所设计的系统能快速准确地计算1/3倍频程谱值,得到理想的低频处频谱分析。     

改进的高性能级联积分梳状滤波器

为解决应用于采样率变换系统中的级联积分梳状(CIC)滤波器通带失真大和阻带衰减小对其应用的限制,在分析传统CIC滤波器传输函数和频谱特性的基础上,引入二级可调参数简单滤波器,设计一种高性能CIC滤波器。仿真结果表明,它与同级数规模的内插二阶多项式CIC滤波器相比,阻带衰减提高20dB;同锐化CIC滤波器相比,阻带衰减提高80dB;通带性能得到较大改善;实现复杂度较低。因此,它适用于对通带、阻带性能和实现复杂度要求较高的采样率变换系统。     

FIR线性相位数字滤波器的CPLD实现

本文介绍了一种利用复杂可编程逻辑器件 ( CPLD) ,并采用窗函数法实现 FIR线性相位数字滤波器的设计 ,以一个十六阶 FIR带通数字滤波器说明用 FLEX1 0 K器件的设计过程 .设计的电路通过仿真测试 ,能够达到设计指标 .     

一种可配置数字滤波器设计及其ASIC实现

针对一种行业专网用带宽可变频点可变无线射频芯片的需求,设计一种可配置数字滤波器系统结构。该结构通过CIC滤波器组减少系统中FIR滤波器的阶数和系数,并采用补偿滤波器和增益校正模块减小信号失真;带宽通道配置模块选取CIC滤波器组的抽取因子、FIR滤波器系数等参数,实现带宽可变、频点可变的功能。采用Global Foundry 0.18μm工艺进行ASIC设计,通过系统优化减少数字滤波器内部数据位宽,并采用CSD编码系数等面积优化方法,使版图面积减少30%。研究结果表明:所设计数字滤波器实现了5 kHz~2 MHz等带宽信号的选取,其通带波纹小于0.015 dB,阻带衰减大于55 dB,过渡带宽不大于通带宽度。     

级联长周期光纤光栅梳状滤波器的设计

为了灵活扩大通信容量,设计了一种级联长周期光纤光栅(cascade long period fiber grating, CLPFG)结构的光纤梳状滤波器,并对其进行了系统的理论研究,重点讨论了光栅周期、光栅长度、间隔光纤长度和光栅段数等级联光栅参量对梳状滤波特性的影响.结果表明：间隔光纤长度和光栅段数能够有效调谐信道3 dB带宽和信道间隔;通过优化设计,可以实现对称性和非对称性梳状滤波器的设计.这种梳状滤波器具有结构紧凑、工作带宽大、信道带宽及设计灵活等优点.     

梳状线带通滤波器的设计与仿真

通过对梳状线滤波器的理论研究,应用Visual Basic6.0 开发了一个设计软件,该软件能够快速计算出,满足指标要求的窄带带通梳状滤波器的尺寸.在此基础上,结合数据图表设计了一个中心频率为1491MHz的梳状滤波器,最后将该滤波器引入高频仿真软件HFSS中进行仿真优化,给出了滤波器仿真波形、滤波器优化尺寸等结果,并与参考文献数据作对比,从而说明所采用的软件能够提高梳状线滤波器的设计效率.