相位匹配双阵元去噪算法的IP设计

针对目前一些去噪算法中存在预先估计噪音的问题和缺乏实用去噪算法的IP核设计,提出了双阵元相位匹配的去噪算法并给出了数学表达式及数学证明,该算法无需知道噪声的先验知识,采用阵列的方式直接求出信号。针对该算法进行了IP核的设计,给出了组成该IP核内部模块的设计,对算法整体IP核的设计进行了详细的剖析,给出了其原理图和RTL图,在整体设计完成后,对双阵元相位匹配去噪算法IP核进行了功能仿真,证明其逻辑上的合理性,通过时序仿真证明了设计使用的正确性。     

基于数据重传的电压岛NoC能量优化

在支持电压岛的片上网络体系结构中,考虑供应电压对数据重传的影响,提出了一种新的能耗模型,并提出了基于电压岛划分、IP核映射和路由算法设计的架构方法.该方法针对电压岛划分、IP核映射和路由算法设计等问题,不仅考虑了IP核的计算能耗,还考虑了IP核之间数据在重传下的数据通信能耗问题.实验结果表明,在考虑数据重传的情况下,该设计方法能有效地降低系统能耗.     

基于FPGA的快速浮点除法器IP核的实现

利用Altera的Quartus II软件开发平台在FPGA上实现了快速浮点除法器IP核的设计.该IP核的算法采用存储运算过程中的一些乘积项,有效地减少了除法运算过程中的移位操作,提高了浮点除法的运算速度及算法的效率.同时,基于FPGA的浮点除法器IP核具有很好的可移植性和复用性,适合应用到各种嵌入式和通用处理器中,从而提高复杂数字系统的设计效率,具有广泛的推广应用价值.     

SHA-224/256复用IP核的设计与实现

 以SHA-224与SHA-256算法的相似性为基础,设计了一个可时分复用的SHA-224/256IP核.该设计采用并行结构与流水线技术,在简化硬件设计的同时,提高了该IP核的运行速度(速度提高26%).最终以Altera的EP2C20F484C6芯片为下载目标,其时序仿真可正常运行在100MHz的时钟频率下,该IP核可广泛应用于信息安全领域.     

一种16位CPUIP核的功能验证方法

分析了IP核设计过程中功能验证的重要性,研究了CIU96B IP核设计,在此基础上提出了一个相应的验证平台设计,仿真显示该验证平台结构的实现了对该IP核的验证,有效地促进了该IP核的设计.     

基于改进MFCC的异常声音识别算法

在声音识别系统中,特征参数的获取对声音识别和训练有着重要的影响;MFCC算法作为典型的声音特征参数提取方法,性能稳定,识别率高;针对MFCC算法存在较大计算量的情况,提出一种改进的特征参数提取算法MFCC_E;相比于标准的MFCC算法,MFCC_E算法减少了约50%的运算量,并且易于硬件实现;实验结果表明,MFCC_E算法与MFCC算法的识别率大致相同,而计算复杂度却小很多。     

声纹识别特征MFCC的提取方法研究

目的:研究声纹识别在人的个体生物特征识别中的应用。方法:利用符合人听觉特性的语音特征参量MFCC作为识别特征,并且在Matlab平台上对MFCC的提取算法进行了详细的阐述和程序设计。结果:在实际应用中取得了较高的识别率。结论:采用MFCC作为特征参数进行声纹识别,其正确率比用LPC等作为特征参数有较大的改善。     

系统芯片测试调度模型及其调度算法

系统芯片的设计是基于IP核的设计,整个芯片的测试包括各个IP核和粘合逻辑的测试.根据测试基准模型ITC02建立了系统芯片测试调度模型,该模型假定系统芯片的每个模块有若干个可供选择的测试资源,已知使用每个测试资源所完成该测试的时间和功耗.在最大功耗约束下,提出了一种通用的测试调度算法,并针对构造的基准电路,给出了该调度算法的实现结果.     

SOPC设计中用户自定义IP核开发

本文介绍了SOPC设计中用户自定义IP核的设计步骤,并在此基础上开发出频率计IP核。结果表明:开发的频率计IP核实现灵活,结构紧凑,可重用性好,充分体现了SOPC设计的优越性。     

基于卷积算法的离散小波变换IP核设计

该文设计了一种实现多级二维实数小波变换的集成电路IP核，可用于JPEG2000编码器中．采取易于硬件实现的卷积算法，详细分析了该IP核的各个模块和时序，经过EDA软件仿真和综合，并在自行设计的一块FPGA的PCI开发板上进行了验证和性能分析．     

基于IP软核的计算机组成原理实验设计

提出一种基于IP软核和EDA工具软件的计算机组成原理开放式硬件实验设计方法。基本IP核由控制器IP核功能模块组、数据通路IP核功能模块组和时序电路IP核功能模块组构成,可以根据不同的实验目的灵活构建基于IP核的功能电路,并给出双总线结构模型机设计过程及仿真测试结果。通过硬件设计过程的参与有效地培养了学生的工程实践动手能力和创新设计能力。     

SystemC在UART的IP软核设计中的应用

在IP软核的设计过程中,可以利用SystemC行为模型描述特点代替传统HDL语言,建立行为模型和验证平台.以一个通用异步收发器的IP核设计为例,详细讨论整个IP软核的设计流程,重点分析了行为模块和验证模块的设计.结果表明,SystemC对于提高代码效率和IP开发速度有着重要作用.     

PCI总线目标控制器IP的设计

在芯片设计中采用IP(Intellectual Property)技术是IC设计发展到SoC时代的必然选择。建立IP库可以提高设计效率。在研究PCI总线规范的基础上,完成PCI总线目标控制器的功能描述和验证。从总体设计思路、各功能模块设计等角度对IP核的设计方法进行了介绍,并着重介绍了状态机的设计。结果表明,该IP核在功能和时序上符合PCI技术规范,达到了预定的目标。     

基于PYNQ平台的人脸检测系统设计

ZYNQ平台提供了ARM+FPGA架构用以提高系统执行效率。PYNQ平台在ZYNQ基础上添加了linux+python环境,降低使用异构平台开发计算机视觉算法难度,因此对基于PYNQ的人脸检测系统进行研究。使用vivado工具链设计并实现人脸检测核心算法、使用高层次综合工具将检测算法定制为可复用IP核、添加粘合逻辑将定制的IP核与ZYNQ硬核相连、编写上位机驱动程序控制实现ARM和FPGA数据交互过程、实现数据采集并以视频流输入结果等步骤。此实验案例以软硬件协同设计为指导思想,充分发挥FPGA的并行计算性能和ARM程序设计灵活性,有效提高人脸检测系统执行效率。     

基于多窗频谱估计和平滑幅度谱包络的MFCC改进算法

语音的特征提取是说话人识别系统中的关键问题。本文在传统的MFCC参数的基础上,提出一种改进的MFCC特征提取算法。该算法着眼于语音的前端处理,在预处理阶段,利用SWCE窗函数,对信号进行多窗频谱估计。并对得到的频谱进行平滑处理,得到信号的谱包络。然后对信号的谱包络进行计算,得到改进的MFCC参数。实验表明,在不同噪声环境下,与传统的MFCC算法相比,改进的算法识别率提高四个百分点以上。     

低功耗高集成度MP3解码器IP核设计

针对MP3解码器IP核低功耗和高集成度的要求,对MP3的解码算法和硬件结构进行优化,并设计定制处理单元高效率地执行解码运算,同时引入门控时钟实现MP3解码器的分时工作,从而以极低的硬件代价和功耗完成了MP3解码器IP核设计。该IP核采用16.384 MHz系统工作时钟,共耗用33 088个逻辑门和33 004字节存储单元,以0.18μm 1P4M CMOS工艺成功流片。芯片测试结果表明,该IP核具有正确的MP3解码功能,音质良好,最大解码功耗不超过9 mW,逻辑电路所占硅片面积仅为0.37 mm2。     

基于Matlab的藏语语音MFCC参数提取研究

MFCC(Mel Frequency Cepstrum Coefficient)是语音处理过程中需要提取的重要频率参数之一,因其很好地模仿人耳的听觉感知,在各种语音识别和合成过程中得到广泛的应用。文章在分析标准的MFCC参数提取算法基础上,通过合并参数算法提取了藏语语音的MFCC,并给出了在Matlab里进行仿真实验的详细步骤。     

基于FPGA自适应高速RS编译码器的IP核设计

针对IP核设计方法讨论了一种可动态配置编码方案的高吞吐率RS编译码器<该编译码器采用Euclid 算法实现译码,编译码过程采用流水线结构提高速率。整个设计使用VHDL语言描述，并在Xilinx公司 的Virtex系列上实现验证。     

基于多窗频谱估计和平滑幅度谱包络的Mel频率倒谱系数(MFCC)改进算法

语音的特征提取是说话人识别系统中的关键问题。在传统的Mel频率倒谱系数(MFCC)参数的基础上,提出一种改进的MFCC特征提取算法。该算法着眼于语音的前端处理,在预处理阶段,利用SWCE窗函数,对信号进行多窗频谱估计。并对得到的频谱进行平滑处理,得到信号的谱包络。然后对信号的谱包络进行计算,得到改进的MFCC参数。实验表明,在不同噪声环境下,与传统的MFCC算法相比,改进的算法识别率提高四个百分点以上。     

JPEG-LS图像无损压缩的IP固核设计

基于Spartan 3S500E实现了JPEG-LS的图像无损压缩标准IP核,首先对全局时钟进行了优化,保证编码器同步工作,进一步采用先进先出的缓冲技术设计了图像输入数据流水线,保证了编码的实时性;整体设计采用自顶向下的层次式设计方法,由VHDL和Verilog语言混合编写设计文件,最终形成了高效的IP核。与其他同类IP核相比占有更少的硬件资源。