高速低功耗CMOS动态锁存比较器的设计

提出一种高速低功耗动态锁存比较器,电路包含预放大器、锁存比较器和SR锁存器3部分.采用一种新的锁存比较器复位电路,该电路仅由一个P沟道金属氧化物半导体(PMOS)管构成,实现电荷的再利用,减小了延迟,降低了功耗.SR锁存器输入端口的寄生电容为锁存比较器的负载电容,对SR锁存器的输入端口进行改进,避免由于锁存比较器的负载电容失配导致的输入失调电压偏移的问题.电路采用TSMC 0.18μm互补金属氧化物半导体(CMOS)工艺实现.结果表明:电源电压为1.8V,时钟频率为1GHz时,比较器精度达0.3mV;最大输入失调电压为8mV,功耗为0.2mW;该比较器具有电路简单易实现、功耗低的特点.     

一种12-bit 50-MS/s 4-mW带比较器失调校正的逐次逼近型模数转换器

本文设计了一款低功耗12-bit 50-MS/s逐次逼近型模数转换器,提出了一种动态比较器失调电压校正技术,取代了采用预放大器降低比较器失调电压的传统方法,解决了比较器低功耗和高精度之间的矛盾;基于时分复用的方法,改进了转换器核心数字逻辑,只需传统结构1/2的硬件电路便能实现相同的功能.此外,本文针对桥接电容和寄生电容引入的非线性问题做了详细的分析和公式推导.本设计采用SMIC 65nm标准CMOS工艺,核心芯片供电电压为1.2V,采样速率为50MS/s,版图后仿真结果表明,该ADC可达到71.5dB的信噪比和84.5dB的无杂散动态范围,功耗为4mW,芯片核心面积为0.3×0.2mm2.     

一种高速CMOS预放大锁存比较器

介绍了一种适合于高速模数转换器(ADCs)的预放大-锁存(preamplifier-latch)CMOS比较器.此电路结构包括一个预放大器、锁存比较器和输出缓冲器.在预放大器和正反馈锁存比较器之间加入分离电路,以此来减少回扫(kickback)噪声对电路的影响.采用0.35 μm标准CMOS工艺库,在Cadence环境下进行仿真,该比较器在时钟频率为500 MHz,采样频率为40 MHz的时候,可以达到30 μV的精度,功耗大约为0.6 mW.     

新型高速低功耗CMOS动态比较器的特性分析

为了降低sigma-delta模数转换器功耗,针对应用于sigma-delta模数转换器环境的UMC 0.18 μm工艺,提出1种由参考电压产生电路、预放大器、锁存器以及用作输出采样器的动态锁存器组成的新型高速低功耗的CMOS预放大锁存比较器.该比较器中输出采样器由传输门和2个反相器组成,可在较大程度上减少该比较器的功耗.电路采用标准UMC 0.18 μm工艺进行HSPICE模拟.研究结果表明:该比较器在1.8 V电源电压下,分辨率为8位,在40 MHz的工作频率下,功耗仅为24.4 μW,约为同类比较器功耗的1/3.     

高精度模数混合SAR ADC校准算法

针对高速逐次逼近型模数转换器中的比较器失调和电容失配问题,设计一种模拟前端“粗”校准与数字后端“细”校准相结合的模数混合校准技术,对系统失调电压以及电容失配分别进行抵消、量化与补偿,从而在保证模数转换器采样速率的同时能够有效提高转换精度和信噪比。基于12位模数转换器对所提出的电路结构和校准算法进行了Matlab行为级建模仿真,算法校准后在80 MHz采样率下信噪失真比达到73.28 dB,有效位数11.88 bit,分别比校准前提高15.1dB与2.5 bit。     

低踢回噪声锁存比较器的分析与设计

为了减小踢回噪声引起的比较器参考电压的失调,着重对比较器进了分析和优化,设计了一种低踢回噪声锁存比较器,该比较器包含一级前置放大器和动态锁存比较器.锁存比较器采用两个正反馈锁存器和反馈环提高了锁存速度.采用0.6 μm Bipolar工艺的Hspice对电路进行了模拟.结果表明,在5.5V电源电压下,比较器的最高工作频率为200 MHz,分辨率在8位,功耗为55 μW,可以满足200 MS/s高精度Flash结构模数转换器的需求.     

用于流水线ADC的预运放-锁存比较器的分析与设计

提出了一种应用于开关电容流水线模数转换器的CMOS预运放-锁存比较器.该比较器采用UMC混合/射频0.18μm 1P6M P衬底双阱CMOS工艺设计,工作电压为1.8 V.该比较器的灵敏度为0.215 mV,最大失调电压为12 mV,差分输入动态范围为1.8V,分辨率为8位,在40 M的工作频率下,功耗仅为24.4 μW.基于0.18μm工艺的仿真结果验证了比较器设计的有效性.     

用于小LSB并行ADC的新型节约面积的预放大器链设计方法(英文)

伴随高精度电源系统的发展,数字电压调整模块(DVRM)需要高速,高精度的模数转换器.为此,提出了一种新型预放大器链设计方法,能够获得非常小的LSB.该方法优化了预放大器输入管的尺寸,在保证足够小的失调电压的前提下,使各级输入管面积总和最小.为验证该优化方法,结合电阻均衡技术,构造了一个3级结构flash型ADC.与一般设计相比,输入管总面积减少了57%.每个LSB为3.125 mV,直接转换精度3.5 bit,得益于窗口结构,在满度输入范围内等效精度为8 bit,采样率为224 Msample/s.     

高速比较器的设计机理研究

针对高速比较器,定性分析了影响比较器速度的因素,探讨了在设计预放大锁存比较器时,如何调整前置放大器增益大小及减小比较器延时,定量给出比较器的前置放大器的增益及延时时间。最后基于VIS 0.4μm BCD工艺,使用Hspice进行了电路仿真分析,仿真结果验证了理论分析的正确性。     

采样-保持电路中的一种增益误差自校正方法

提出一种用于流水线模数转换器(ADC)中的模拟增益误差自校正电路．该电路由一个可编程电容阵列、一个比较器和一小块数字电路组成，通过对第一级采样一保持电路的增益进行校正，使它的增益误差达到12bit转换精度的要求。仿真结果表明，整个流水线ADC的有效量化位数从原来的9．95bit提高到11bit。     

适用于低功耗SRAM的高速电流模式灵敏放大器

提出一种新型电流模式SRAM灵敏放大器结构。该灵敏放大器采用两级结构, 通过增加一级基于锁存器结构的高速放大电路, 能够快速感应位线的电流变化并放大为全摆幅信号, 不仅能加快求值速度, 而且电流传送器还起到隔离直流通路、减少电路直通功耗的作用。 基于1.0 V/65 nm工艺的HSPICE仿真结果显示, 与WTA灵敏放大器相比, 该灵敏放大器速度提高17%, 功耗减少86%。     

一种具有超低跳变电压点的电压比较器

针对CMOS集成电路中高精度低跳变电压点电压比较器设计的难点,设计了一种具有超低跳变电压点的新型电压比较器,其特点是利用输入失调电压来设置比较器的跳变点电压值,满足了许多需要用到此类比较器而用传统方法无法满足要求的场合,电路在1.2μmBiCMOS工艺下实现。比较器的跳变点电压低达45.5mV,且可以根据需要方便地予以调节.该比较器最小分辨率为±0.5mV,具有结构简单和通用性好的特点,可广泛应用于不同的SoC环境.     

一种高精度超声波测距方法的研究

介绍了超声波在空气中的传播原理,分析了超声波测距产生测量误差的主要原因,即环境温度变化引起速度的变化,回波前沿的确定偏差引起测量时间的误差是引起测距误差的主要原因.提出通过温度测量修正传播速度,应用双比较器整形结合软件查找回波前沿以提高空气中测量精度的方法.在此基础上,设计了相应的超声波测距系统并与单比较器测量系统进行了对比实验,研究表明,双比较器整形方法能够有效的提高测量精度,而且相对其他高精度超声波测距方法,该方法电路简单.图4,表2,参8.     

一种行为级的仿真方法及Sigma-Delta模数转换器的最优化设计

提出了一种行为级仿真方法,可以用于Sigma-Delta模数转换器系统级和行为级设计。与传统的行为级设计方法相比,该方法拥有更高的速度,更加易于使用,并且对于行为级设计来说有更高的效率。采用这种仿真方法,能详细分析模拟电路单元的非理想特性如积分器、比较器、运算放大器等,有助于实现高性能设计。为了验证该设计方法的有效性,设计了一个二阶Sigma-Delta模数转换器,并采用0.13μm混合信号CMOS工艺进行了流片。测试结果显示,调制器可以实现77.2dB的最高信噪比,相当于12.5位量化精度,而功耗仅为5.9mW(包括抽取滤波器为6.2mW)。     

TEM接收机低噪声抗饱和前放电路设计

为了满足瞬变电磁接收机的低噪声要求及消除在瞬变信号早期易出现饱和的现象，设计了TEM接收机低噪声抗饱和前放电路，该电路使用超低噪声运算放大器LT1028，并采用屏蔽接地技术降低外部地干扰、耦合等噪声；使用可编程放大器PGA202对整个瞬变信号采用分段放大技术，既避免了早期信号饱和，又保证了接收机的动态范围。该设计电路还可用于其他大动态信号采集系统中。实践证明，该电路改善了整机的信噪比，提高了晚期微弱信号的识别能力（检测的有效信号为几个微伏），在具体应用中取得了良好的效果。     

单器件时钟负载限制竞争RAM锁存器设计

提出一种新型RAM锁存器, 通过引入并行充电支路, 可避免开关电流和充电速度之间的矛盾。与传统结构相比, 新结构不仅能提高充电速度, 而且能降低短路功耗。 此外, 新结构中时钟负载只有一个MOS管, 能有效降低时钟功耗。 Hspice仿真结果表明, 新的RAM n-锁存器和p-锁存器速度分别提高12.8%和25.5%, 功耗延迟积分别降低19.8%和26.9%。     

基于PN序列的OFDM系统同步过程研究

OFDM技术作为一种适用于高速无线传输的调制技术近年来越来越受到关注,但其显著问题是对时频偏移十分敏感.提出一种基于PN序列的OFDM系统的同步过程,包括符号同步,载波同步和采样率同步.仿真结果证明这种同步体制具有较好的同步精度.     

具有预启动、防闩锁功能的1.33倍新型电荷泵设计

设计了一种基于外接泵电容的1.33倍新型电荷泵电路.电路采用了预启动和衬底电位选择结构,并利用三相时钟信号方式控制电荷泵的工作状态.采用0.5μmCMOS工艺模型利用Cadence的Specter工具进行了仿真.结果表明：所设计的电路提高了芯片的启动速度,有效防止了闩锁现象的产生;在典型的3.3 V输入电压下,电荷泵效率为93.25%.与传统电荷泵相比优势在于输出电压低,有效地降低了无用功耗.1.33倍电荷泵必将具有广泛地应用前景.     

一种大功率IGBT实用驱动及保护电路

对大功率 IGBT驱动和保护电路的原理进行了分析。提出了一种新的延迟搜索过电流保护实现方法。采用高速模拟开关器件 ,可方便地调节保护电路的参数、保护电路动作的电流值、延迟时间、搜索时间及 2倍以上过流时的慢速关断时间等。针对不同的大功率 IGBT,只需进行简单计算就可确定电路参数。文中给出了详细电路 ,对正常工作和过流故障时的原理进行了分析。最后给出了仿真和试验结果。针对三菱公司的 12 0 0 V/ 6 0 0 A IGBT设计的实际电路已在某研究所大功率离心机上可靠运行