采用FPGA技术的北斗B3I同步算法

针对BDS-B3I弱信号同步算法运算量大的难题,提出一种改进算法.该算法先计算累加时长1 ms的互相关序列,然后根据信号模型将运算结果扩展为累加时长20 ms的互相关序列.基于FPGA(现场可编程门阵列)技术,将改进算法简化为累加运算节约芯片开销,并设计一种并行且流水线化的电路结构,达到同时搜索多路卫星信号的目的. MATLAB仿真结果和FPGA验证表明,改进算法的计算量相比原始算法下降了90%, SNR-34 dB且频偏±30 Hz时捕获概率达到100%,流水线和并行化结构进一步加快卫星信号搜索速度,具有较强实用性.     

基于流水线架构的卷积神经网络FPGA实现

卷积神经网络（CNN）已被广泛用于图像处理领域,且通常在CPU和GPU平台上进行计算,然而在CNN推理阶段存在CPU计算速度慢和GPU功耗高的问题。鉴于现场可编程门阵列（field programmable gate array,FPGA）能够实现计算速度和功耗的平衡,针对当前在卷积结构设计、流水线设计、存储优化方面存在的问题,设计了基于FPGA的卷积神经网络并行加速结构。首先将图像数据和权值数据定点化为16 bit定点数,一定程度上减少了乘加运算的复杂性;然后根据卷积计算的并行特性,设计了一种高并行流水线卷积运算电路,提高了卷积运算性能,同时也对与片外存储进行数据交互的流水线存储结构进行了优化,以减少数据传输的时间消耗。实验结果表明,整体加速器在ImageNet数据集上的识别率达到94.6%,与近年来相关领域的报道结果相比,本文在计算性能方面有一定的优势。     

基于FPGA+DSP的北斗信号快速捕获算法设计与实现

为了解决北斗卫星接收机中传统并行频率捕获算法傅里叶变换需要处理的数据量大而影响卫星信号捕获速度的问题,提出了一种基于相干降采样的北斗信号快速捕获算法。利用FPGA+DSP（高速数字信号处理器+现场可编程逻辑门阵列）,在传统的并行频率捕获算法中加入相干降采样模块,当信号进行载波剥离和伪码剥离后,通过降低采样频率的方式减小傅里叶变换需要处理的数据量,再对卫星信号进行三维搜索。结果表明,理论上所提算法计算量减少了80%以上,对实际北斗信号进行捕获时,平均每颗星的捕获时间为9.95 ms,内存资源消耗相比于传统并行频率捕获算法减少了42%。因此,新算法能在节约资源的同时有效提高捕获速度,可为进一步提高软件接收机的捕获性能提供参考。     

基于矩阵三角化分解的Cholesky分解及FPGA并行结构设计

矩阵运算是高性能计算中核心问题之一,矩阵分解是提高矩阵运算并行性的重要途径,飞速发展的FPGA为并行运算结构提供了有力的环境支持。该文基于子矩阵更新同一化算法实现了Cholesky分解,基于FPGA设计了相应的并行结构。实验结果表明:与通用处理器的软件实现相比,本文实现的Cholesky分解的FPGA并行结果在核心计算性能上可以取得10倍以上的加速比,该算法针对矩阵三角化计算过程具有更高的数据和流水并行性。     

基于改进背景预测和流水线的弱小目标检测

针对复杂背景下液体中弱小目标的检测,提出了一种基于改进背景预测和双层流水线的算法.该算法首先对单帧图像进行背景预测处理,并初始化双层流水线管道;然后对第1层流水线管道中的图像进行交叉差分并二值化,将差分后二值化的图像传送到第二层流水线管道的顶部,更新第2层流水线管道;最后采用逻辑与运算和形态学开运算去除噪声,获得真正的目标,而且应用该算法对弱小目标序列图像进行了验证.实验结果表明：与传统最大化背景预测相比,改进的最大化背景预测方法预处理时间减少了55%,且双层流水线结构算法比单层流水线结构算法在处理时间上减少了0.5s以上.     

基于FPGA的实时互相关运算器

以光纤传感系统空间定位问题的研究为背景,探讨了互相关算法在大规模现场可编程门阵列(FPGA)的实现方案,设计出流水线操作的互相关运算器,并应用VHDL语言实现了互相关运算器.该互相关运算器在64 MHz的时钟下,能够对二路监测信号进行互相关处理,实时完成128点探测距离的互相关运算,为光纤传感系统的后续空间准确定位奠定了基础.利用大规模的FPGA硬件资源丰富特点,用硬件电路实现互相关运算,有效提高了数据处理速度,实现了数据检测的实时性,有效解决光纤干涉仪传感系统中空间信息稳定实时提取的难题.     

基于多DSP和FPGA的高速并行互相关图像跟踪技术

研究高速并行互相关图像跟踪处理设计技术 ,解决复杂背景下低对比度目标的跟踪问题 .采用多个高速 DSP TMS32 0 C30和 TMS32 0 C50并行处理 ,结合 FPGA实现实时智能化图像跟踪 ,提出了概率模板分步搜索快速互相关算法 .互相关图像跟踪器的跟踪精度可达± 1个像素 ,而平均帧处理时间仅为 15ms,实验结果证明跟踪效果良好 .互相关图像跟踪器可以解决现有图像跟踪器处理速度慢的问题     

LTE系统中初始小区搜索算法研究

在3GPP LTE系统中,传统的初始小区搜索算法具有较大的运算复杂度,这就导致移动设备需要消耗更多的能量来完成搜索过程,同时也影响了小区搜索的可靠性。通过差分相关移除信道影响从而提高辅同步信号检测质量,以及运用量化后的互相关来简化辅同步检测算法。改进后的辅同步检测算法与传统算法相比,具有较低的运算复杂度。通过仿真分析比较传统算法和改进算法,表明改进算法的检测正确概率有所提升,可靠性得到了提高。     

基于总体性能优化的矩阵乘法器设计与实现

针对矩阵算法的优化,且兼顾系统的总体性能,采用Ripple运算模式,提出了一种基于多处理单元的矩阵并行乘法器设计方案,并将其于FPGA上实现.最后,将其FPGA资源利用报告与移位累加算法做比较,表明该设计方案可使得系统在矩阵复杂度相同的情况下,大大缩短运算时间,提高系统的时钟频率,且芯片布局得以优化.     

LTE系统中初始小区搜索研究

在3GPP LTE系统中,传统的初始小区搜索算法具有较大的运算复杂度,这就导致移动设备需要消耗更多的功率来完成搜索过程,同时也影响了小区搜索的可靠性。通过差分相关移除信道影响从而提高辅同步信号检测质量,以及运用量化后的互相关来简化辅同步检测算法。改进后的辅同步检测算法与传统算法相比,具有较低的运算复杂度。通过仿真分析比较传统算法和改进算法,表明改进算法的检测正确概率有所提升,可靠性得到了提高。     

一种用于时差提取的卡尔曼-最优阶互相关算法

在定位系统的时差提取方法中,传统的互相关算法抗噪能力较弱、时差提取精度较低,针对以上缺点,提出卡尔曼-最优阶互相关算法,并且通过仿真对比分析相同条件下该算法和基本互相关算法、广义加权互相关算法的时差提取精度,验证了其更优的性能.最后,通过FPGA设计,将所提算法运用到实际工程中.仿真和试验结果表明,相对于传统算法,卡尔曼-最优阶互相关算法在较低信噪比的情况下具有更强的抗噪能力和更高的时差提取精度.     

基于FFT的高数据率低信噪比下的长码直捕算法

在伪码测距系统中,高信息速率的长码直扩技术可提高通信性能、改善测距精度,但与此同时弱信号的长码捕获存在巨大挑战.为此,提出一种基于FFT技术的长码直捕改进算法,主要包括非连续式码相位搜索和并行载波多普勒搜索策略、基于位同步的全比特相干积累算法和基于频率补偿的时频二维约束Tong判决算法.理论分析和仿真结果均表明,该直捕算法不仅能降低资源消耗、缩短捕获时间、大幅度降低虚警概率,还能消除能量累加时由于比特翻转所带来的影响.所提出的算法可实现虚警概率低于10-6,检测概率大于99.5%,捕获时间小于5 s的盲捕性能.      

一种改进的Turbo码译码算法及其FPGA实现

为有效降低Turbo码在硬件实现时的译码复杂度并减少其存储资源消耗,将现有Turbo码译码算法中Log-MAP算法和Max-Log-MAP算法进行融合改进,提出一种适于并行计算的改进Max-Log-MAP算法,即在译码计算中间参数的过程中,只将具有多个输入变量的max*(·)运算简化为取最大值的max运算,而对具有2个输入变量的max*(·)运算进行精确计算. 仿真结果表明,改进Max-Log-MAP算法的复杂度可以接近Max-Log-MAP算法,而性能接近Log-MAP算法. 将采用新算法的Turbo码编译码器在现场可编程门阵列(FPGA)上实现,并应用于低轨卫星通信系统(LED)中的,能在保证Turbo编译码优异性能的同时,获得较低复杂度和较低资源消耗,有利于减小卫星手持通信终端的体积,降低功耗.      

一种适合突发通信的信号检测改进算法

突发信号检测是突发通信接收时所需完成的第1个同步算法.在双滑动窗口算法实现突发通信信号检测的基础上,利用前导码的特征对该算法进行改进.并针对几种典型的无线信道条件,对改进算法进行了理论分析、计算机仿真及FPGA实现.结果表明,改进后的算法开销小,只需6个符号左右就可以检测到突发信号,明显提高了检测算法的性能.     

一种新的基于FPGA的立体图像差异性算法

提出了一种新的基于FPGA的立体图像差异性算法,它以块匹配算法为基础,根据FPGA的特点,对图像相关性的公式进行设计优化,并结合穷尽方式搜索和预测方式搜索,提高算法的执行速度.设计基于FPGA的立体图像差异性算法IP核,充分利用FPGA独特的并行处理机制和强大的运算能力以提高系统的处理速度和性能.系统测试结果表明,基于FPGA的立体图像差异性算法,可以达到每秒33帧的处理能力,处理速度能够达到PC机的二百倍以上,具有较好的实时性;且能够连续处理500帧图像数据,具有较好的稳定性.     

基于FPGA的多路视频实时处理系统

针对传统多路视频监控系统控制不灵活,处理速度慢,系统无法对各路视频信号进行视频算法等问题,介绍了一种采用FPGA设计多路视频实时处理和显示的系统方案. 通过使用单片FPGA硬件方式实现多路视频的采集、格式转化、视频缓存、视频算法处理、视频拼接和显示,并可以进行多路视频与其中任意一路视频切换显示和处理,同时系统支持对每一路视频进行不同的算法处理. 该方案利用FPGA的并行处理能力,可以实时处理和显示4路视频,帧频达到了15帧/秒,每一路视频信号的处理时间不超过4 ms. 该方案具有低成本、低功耗、实时性好、扩展性强等特点,适用于目前常用的视频监控应用场景.     

降低FBMC-OQAM峰均值比方法的研究

针对滤波器组多载波/正交幅度调制(filter bank multi-carrier/offset quadrature amplitude modulation,FBMC-OQAM)系统峰均值比(peak to average power ratio,PAPR)过高的问题,提出一种应用在FBMC-OQAM系统中的双层迭代部分传输算法.所提算法在传统迭代部分传输序列(iterative partial transmit sequence algorithm,IPTS)算法的基础上,改进搜索方式,将相位因子向量分为奇偶分别进行迭代,扩大了搜索范围.再结合FBMC-OQAM系统的重叠特性,对数据块之间的重叠部分加以利用,将使得当前符号块加权后的信号与寄存窗中的信号之和的PAPR最小的相位因子向量作为最优相位因子向量,从而在不增加过多计算量的基础上提高了抑制PAPR的性能.仿真结果表示,改进的双层迭代部分传输序列(partial transmit sequence algorithm,PTS)算法的PAPR抑制效果显著优于传统算法,误码率低于传统算法,且计算复杂度显著低于PTS算法.