OTA－C可变迟延均衡器设计

本文报导了由跨导运算放大器（ＯＴＡ）和电容（Ｃ）实现的双二次可变迟延均衡器，其迟延曲线形状和最大迟延频率可分别由各自控制电流调节。该电路中无电阻，易于单片集成。本文详细分析了双二次迟延均衡器的基本原理，提出了实现迟延均衡器的电路结构，并给出了电路的计算机模拟结果。     

单片程控双二次MOS OTA－C钟型均衡器

本文提出了一种由ＭＯＳ型跨导运算放大器（ＯＴＡ）和电容（Ｃ）实现的程控双二次钟型均衡器。其钟型响应的中心频率、增益和带宽分别由各自的控制电流独立调节。该电路结构简单，易于集成。此电路工作在±５Ｖ电源电压下，电路的线性输入范围可达—１．５Ｖ到＋２．５Ｖ，中心频率可线性调节二个数量级以上，最大增益可达±２０ｄＢ．     

由电流传输器构成的单片程控可变迟延均衡器

本文报道了由双极第二代电流传输器 ( CC )构成的双二次可变迟延均衡器 .该电路结构简单、功耗低、工作频率高、易于外控和程控。     

CMOS OTA电路的统计优化设计

考察了CMOS集成电路统计最优化问题的特殊性.用统计方法估计电路成品率,并结合CMOS制造工艺的统计特性对OTA单元电路进行成品率优化设计.     

工作在亚阈值区CMOS OTA的研究

本文报道了一种新颖的 CMOS运算跨导放大器 ( OTA) ,OTA的设计核心 MOSFET工作在亚阈值区 .当MOSFET工作在亚阈值区时 ,其漏电流小于 1 0 0 n A,所以 ,这种 OTA具有更小的功耗 ,这就肯定了亚阈值区效应在低功耗电路设计中的重要作用 .计算机模拟结果表明 ,在电源电压为± 3 V时 ,该 CMOS OTA的 -3 d B带宽可达 1 .8MHz,线性输入范围可达到 -2 .5～ 2 .5V,功耗 53～ 1 3 9μW,误差小于 1 .2 % .     

基于OTA—C模拟滤波器的研究

论文研究了基于OTA—C模拟滤波器电路的特点和设计方法，在分析了几种经典的跨导运算放大器的基础上，提出基于OTA—C架构的连续时间模拟集成电路滤波器的设计方法，并对该方法的性能与应用的特点进行了综合的研究，经过仿真表明，应用文中介绍的滤波器设计方法．使滤波器性能得到了极大的改善。     

变系数线性时滞微分方程的脉冲镇定

研究利用脉冲效应来实现变系数的二阶和一阶线性时滞系统的镇定,给出了可脉冲指数镇定和可周期性脉冲指数镇定的条件,根据系统参数可得到脉冲控制函数的具体表达式,所给的例子说明了脉冲控制的有效性。     

具有变量时滞的高维周期系统的周期解

考虑高维周期系统x·(t) =A(t,x(t-r1(t) ) )x(t) +f(t,x(t-r2 (t) ) )的T -周期解的存在性问题 ,其中 (t,x)∈R×Rn,A(t,x)是n×n连续矩阵函数 ,f(t,x)是n维连续向量函数 ,时滞ri(t) (i=1,2 )是连续函数 ,且A(t+T ,x) =A(t,x) ,f(t+T ,x) =f(t,x) ,ri(t+T) =ri(t) (i=1,2 ) ,常数T >0 .利用不动点方法 ,建立了保证系统存在T -周期解的充分条件 ,所得结论推广了一些学者的相关结果     

基于CMOS工艺的中小规模数字集成电路设计浅析

CMOS工艺作为一种超大规模集成电路工艺已成为数字集成电路设计的首选工艺。与大规模数字系统设计不同的是,为了减少版图面积,节约成本,中小规模数字集成电路常采用晶体管级电路仿真和手工布局布线的设计方法。文章探讨了利用CMOS互补逻辑设计中小规模数字集成电路的电路结构化简方法,介绍了设计数字集成电路版图布局布线的几点体会。     

可变纯滞后时变系统模型参考自适应预估控制

基于Smith预估控制和参数最优化理论,提出了可变纯滞后时变系统的模型参考自适应预估控制(MRAPC)。MRAPC由自适应预估器,自适应过程模型,自适应机构及常规控制器所组成。它大大地减少了系统中时变参数和可变纯滞后的影响,控制性能明显地强于Smith预估控制。其后给出的仿真结果证实了MRAPC的有效性。     

基于0.6μm CMOS复接器的设计

复接器是光纤通信系统的重要组成部分。文章采用CSMC-HJ0.6μmCMOS工艺设计,工作速率为622Mb/s的4∶1复接器。为了适应高速电路设计的需要,采用源级耦合场效应管逻辑(SCFL)电路形式和树型结构,分析和设计了复接器的系统结构和单元电路,并用SmartSpice进行了仿真。仿真结果表明,电路的工作速率可以达到622Mb/s,且其它各项指标均可达到要求。     

低功耗高电源抑制比CMOS带隙基准源设计

基于Ahujia基准电压发生器设计了低功耗、高电源抑制比CMOS基准电压发生器电路.其设计特点是采用了共源共栅电流镜,运放的输出作为驱动的同时还作为自身的偏置电路;其次是采用了带隙温度补偿技术.使用CSMC标准0.6μm双层多晶硅n-well CMOS工艺混频信号模型,利用Cadence的Spectre工具对其仿真,结果显示,当温度和电源电压变化范围为-50-150℃和4.5-5.5 V时,输出基准电压变化小于1.6 mV(6.2×10-6/℃)和0.13 mV;低频电源抑制比达到75 dB.电路在5 V电源电压下工作电流小于10 μA.该电路适用于对功耗要求低、稳定度要求高的集成温度传感器电路中.