利用数字技术的延时电路

本根据ＣＭＯＳ数字ＩＣ原理,详细讨论了利用ＣＤ４０６０集成电路的１４级分频,实现延时的一种电路。     

基于数字延时锁相环的FPGA IO延时管理电路

本文提出了一种基于过采样量化器和换挡(Gear-Shift)控制机制的新颖的数字延时锁相环(DDLL),可以嵌入于FPGA芯片IO单元的延时管理系统,实现了IO单元数据通路延时的精确校正,分辨率达到78ps,可调节范围达4ns,满足FPGA芯片对高速串行接口协议复杂时序的兼容.DDLL使用独具特色的过采样量化器,仅使用1bit时间数字转换器(TDC)达到了98dB SNR,等效理论分辨率达16位,并引入了全新的Gear-Shift控制机制,对误差信息合理的加权实现快速精确的锁入,结合2阶巴特沃斯衰减的数字环路滤波器,实现全数字环路控制,较传统模拟延时锁相环,节省了芯片面积和功耗,同时对数字电路所产生的衬底噪声具有更好耐受.DDLL采用65nm数字工艺,嵌入复旦大学自主研发的FPGA芯片,经过后仿验证,锁定时间小于50cycles.     

延时电路的VHDL设计

VHDL语言现在已经成功地应用于硬件电路设计的模拟验证和综合优化等方面.本文首先采用了VHDL语言设计电路时采取的自顶向下的设计方法设计了数字电路经常用到的延时电路;而且以具体的延时电路设计分析了设计中所遇到的问题,并给出了解决方案.     

一种投影设备延时保护电路的设计

本文介绍了一种新型的延时保护电路 ,分析了该电路的硬件实现和原理 ,并指出该电路在多媒体教室投影设备中的保护作用 .该电路耗电少 ,体积小 ,可靠、稳定 ,值得推广应用 .     

一种全数字延时触发器设计

传统的单稳延时电路需外接RC支路,故精度不高,稳定性差,预置不直观。与之相比,全数字化设计的触发器采用时钟计数与预设值较容易实现延时,准确性、稳定性大大提高。延时范围与时钟频率有关,亦随计数器位数增加而增加,最高分辨率由器件响应速度确定,定时精度与时钟步长有关。由于采用数字比较方法,可实现不同量程（μs~数10s）切换。该设计可用于要求较高的实验场合。     

用数字技术实现语音信号实时延时的方法

本文阐述了一种实用的语音信号实时延时方法、对信噪比作了估算,描述了采样频率的选取方法,并对延时时间作了推导。它和一般语音处理器的不同之处主要在于时序控制的方式相异。实践证明,通过对逐个存贮单元的先读后写方法,能使语音信号不断输入,延时信号不断输出,从而逼真地模拟了回声,扩大了用途。     

延时解调器

本文主要对延时解调器的工作原理和幅频特性进行简明的分析     

谐振回路的群延时与相延时

讨论了谐振回路的群延时与相延时以及它们在电视技术中的应用。     

利用高阶矩进行延时估计的方法

采用一种利用高阶矩进行延时估计的方法。该方法利用四阶累积量代替相关法，克服了现有诸多方法仅能用于高斯白噪声中而不能用于高斯色噪声中进行延时估计的缺点。在运算中采用了ＦＦＴ算法，具有运算速度快的优点。实验结果表明该方法是行之有效的。     

电视机中延时解调器的延时量对重现彩色的影响

本文从理论上论证了延时解调器中63．943μs的延时时间和延时线的误差对重现彩色的影响，并对延时补偿网络的缺陷进行了分析论述．     

大口径宽带数字延时相控阵天线

不同于窄带相控阵天线,空间色散和时间色散是大口径宽带相控阵天线需要解决的2个主要问题。文章采用了子阵加数字延时滤波器的整体结构设计,把大口径阵列划分为很多个较小口径的子阵,并采用传统窄带相控阵天线加权方法,完成子阵的波束合成;子阵间的波束合成,则采用数字延时滤波器实现。在介绍了子阵划分方式的基础上,对延时滤波器的时域设计方法进行了阐述和分析。通过延时滤波器仿真,证明了滤波器设计方法的正确性;通过系统方向图仿真,证明了子阵加数字延时滤波器的设计方法,克服了空间色散和时间色散问题。     

机械延时装置的改进研究

一种机械延时装置,在进气通道与出气通道之间设置一个储气室,进气路径中有通向储气室的导管,储气室内气压决定进气口和出气口之间阀柱的关闭和开启,同时储气室容积可以调节大小,进而可以根据实际调节需要的延长时间。     

频率合成器中延时线鉴频技术研究

详细讨论了具有延时鉴频器反馈网络的低相噪频率合成器的设计技术，对延时鉴频器的传递函数和环路相噪进行了深入地分析。延时鉴频技术运用于单环频率合成器实现了15dB以上的相噪改善，并且没有太大地改变VCO调谐特性。     

数字多波束逐点聚焦延时参数的压缩算法

针对数字多波束合成技术在超声成像领域应用中存在逐点聚焦延时参数的存储容量过大的问题,提出了一种四波束逐点聚焦延时参数的压缩存储与实时生成算法。首先将四波束的聚焦延时问题转换成单波束的聚焦延时问题,然后对转换后的单波束聚焦延时数据进行量化、压缩和存储。在聚焦时,将压缩存储的延时参数进行解压,实时生成四波束所需的延时参数。以8通道128阵元的平阵探头为例,对该算法进行了相关的数学推导和证明,并对其性能进行了分析讨论,验证了该算法的优越性。     

MCS-51/96单片机堆栈延时子程序的延时计算

提出了在MCS-51/96系列单片机中使用堆栈子程序,利用循环指令进行延时的延时计算公式及计算程序,计算结果与实验一致.     

MCS-51/96单片机堆栈延时子程序的延时计算

提出了在MCS-51/96系列单片机中使用堆栈子程序,利用循环指令进行延时的延时计算公式及计算程序,计算结果与实验一致。     

一种具有长复位延时的上电复位电路的设计

为满足大规模So C系统对长复位延时的需求,提出了一种带有掉电检测功能的低功耗新型上电复位(POR)电路.该POR电路采用Charted 0.35μm CMOS工艺,电源电压为3.3 V,稳态工作电流仅为10μA,版图面积为130μm×110μm.仅用一个p F级的片上电容,就可以实现100 ms以上的复位延时,并且使用基准电流源,使得复位延时随温度变化不明显,当温度从-40℃变化到90℃时,复位延时从108.32 ms变到98.95ms,变化小于10%.     

一种基于延时线的全数字脉冲式超宽带发射机

本文设计了一款应用于无线体域网的全数字超宽带脉冲发射机.采用开环工作的延时线得到不同的延时信号,再由边沿合成器将多路延时信号合成为具有较高中心频率的短时方波脉冲信号,该短时方波脉冲信号经过输出驱动模块及带通滤波电路整形成为超宽带脉冲信号.芯片采用中芯国际0.13μm RF CMOS实现,面积为1 118μm×873μm.测试结果表明,发射机输出脉冲信号的最大幅度为220mV,信号-10dB带宽可在0.9~1.5GHz之间调节,脉冲信号中心频率在3.2~4.4GHz范围内可配置,当脉冲重复速率为15Mb/s、信号带宽为0.9GHz,输出信号设置为最大幅度时,芯片功耗为0.9mW.     

多媒体通信中的延时估计和同步技术

介绍了实现流媒体传输的方法以及他们之间的区别，简单阐述了流媒体技术的基本原理，探讨了RTP传输协议是如何处理延时以及实时数据的同步播放问题。     

一种新的RLC互连解析延时模型的建立

提出了用来评估深亚微米VLSI电路中RLC互连延时的一种新的解析延时模型．该模型的驱动器由输出电阻和电容组成，负载为容性负载．先对分布式均匀传输线的转换函数展开式进行二阶近似，然后根据不同的极点情况，计算出时域下的阶跃响应及相应的解析延时．该模型还被应用到具体的RLC互连树中评估源节点到漏节点的延时．实验结果表明，该模型比前人的延时模型精确，延时评估误差减少了10%；而由输出电阻和电容组成的驱动器能够很好地改善RLC互连树的延时分析．