高压4H-SiC肖特基二极管的模拟及研制

结终端技术能提高4 H-SiC肖特基势垒二极管器件的耐压性能.利用仿真软件ISE-TCAD10.0对具有结终端扩展JTE保护的4 H-SiC SBD器件进行了仿真研究,并依据仿真优化好的参数试制了器件.实验测试结果表明,模拟优化结果与实验测试器件的结果一致性较好,实测此器件的反向电压值达2 000 V,接近理想击穿耐压88%,漏电流数值为0.1mA/cm2.     

用GAT器件实现高电压与高频率、高电流增益兼容的定量分析

通过作者最近建立的关于GAT器件集电结耗尽层电位分布和电场分布的二维解析模型,定量研究了GAT的基区穿通电压VPI以及GAT的雪崩击穿特性并且解释了该器件实现高击穿电压与高电流增益兼容的实验结果     

4H-SiC功率肖特基二极管可靠性研究进展

 4H-SiC功率器件作为一种宽禁带半导体器件，凭借突出的材料优势具有耐压高、导通电阻低、散热好等优势。近年来随着器件的逐步商用，器件的可靠性问题成为新的研究热点。综述了本课题组近期在4H-SiC功率二极管可靠性方面的研究进展，通过高温存储和高压反偏可靠性问题的研究，分析了器件性能退化机制。通过重复雪崩可靠性问题的研究，提出了一种可有效提升器件抗重复雪崩能力的终端方案。     

新型4H-SiC肖特基二极管的仿真与分析

设计了斜面结构碳化硅肖特基二极管(4H-SiC SBD)并且在器件中加入场环结构,通过基于半导体物理理论的计算机辅助设计软件(Silvaco-TCAD)分析计算了常规结构和新结构SiC-SBD器件的V-I特性、击穿电压、温度热学分布。对比计算结果,可知新结构SiC-SBD器件击穿电压提高至2300V,导通电阻减小,温度热学分布明显优于常规结构SiC-SBD器件。     

氮化镓基IMPATT二极管电学特性模拟研究

基于宽禁带半导体氮化镓材料,设计了传统的高-低结构的碰撞电离雪崩渡越时间(IMPATT)二极管,并对其直流特性和高频特性进行了模拟研究。模拟结果显示该IMPATT二极管工作频率达到300GHz,输出功率为1.94W,直流-射频转换效率达到17.2%,结果表明氮化镓材料在太赫兹器件制造领域应用潜力巨大。     

薄层SOI场pLDMOS击穿机理研究

为了解决薄层SOI(silicon-on-insulator)场LDMOS(laterally diffused metal oxide semiconductor)击穿电压偏低,容易发生背栅穿通的问题,提出一种基于场注入技术的薄层SOI场pLDMOS(p-channel lateral double-diffused MOSFET).通过建立该场pLDMOS的穿通机制数学模型,分析了其4种击穿机理:背栅穿通、沟道横向穿通、横向雪崩击穿和纵向雪崩击穿.仿真结果表明,场注入技术穿过厚场氧层向下注入硼杂质,通过控制注入能量和体区浓度获得浅结深,从而提高器件对背栅穿通的抵抗力;优化的沟道长度和埋氧层厚度分别消除了沟道的横向穿通和纵向雪崩击穿;双层场板结构调制器件表面电场分布,避免了器件过早地横向雪崩击穿.在优化器件相关结构参数和工艺参数基础上,成功基于1.5 μm厚顶层硅SOI材料研制出耐压300 V的场pLDMOS.相比较于常规厚层场pLDMOS器件,顶层硅厚度由大于5μm减小到1.5 μm.     

基于衬底偏压电场调制的高压器件新结构及耐压模型

提出一种基于衬底偏压电场调制的薄层硅基LDMOS高压器件新结构,称为SB LDMOS.通过在高阻P型衬底背面注入N~+薄层,衬底反偏电压的电场调制作用重新分配体内电场,纵向漏端电压由源端和漏端下两个衬底PN结分担,器件的击穿特性显著改善.求解漂移区电势的二维Poisson方程,获得表面电场和击穿电压的解析式,研究器件结构参数对表面电场和击穿电压的影响.仿真结果表明,与埋层LDMOS相比,SB LDMOS击穿电压提高63%.     

碳化硅紫外探测器的研究

采用宽禁带半导体n-4H-SiC和金属Au作肖特基接触，TiNiAg合金作背底形成欧姆接触，研制出Au／n-4H-SiC肖特基紫外探测器．测试分析了该器件的光谱响应特性：响应范围为200～400nm之间；在室温无偏压下，响应峰值在310nm处，响应半宽为85nm．同时测试分析了该器件的I-V特性：在室温下，正向开启电压为0．8V，反向击穿电压大于200V，反向漏电流小于10^-10A；工作温度大于250℃．实验表明，Au／n-4H—SiC肖特基紫外探测器具有很好的紫外响应特性和很低的反向漏电流．     

考虑到纵向掺杂分布影响的SOI功率器件完全耐压模型

首先将任意纵向掺杂的漂移区等效为均匀掺杂的漂移区,然后基于二维泊松方程获得了SOI功率器件在全耗尽和不全耗尽情况下表面电场和击穿电压的完整解析表达式.借助此模型对漂移区纵向均匀掺杂、高斯掺杂、线性掺杂和二阶掺杂SOI二极管的表面场势分布和击穿电压进行了研究,解析结果和仿真结果吻合较好,验证了模型的准确性.最后在满足最优表面电场和完全耗尽条件下,得到器件优化的广义RESURF判据.     

终端带单一场环的P＋N结击电压分析

利用了平面结击穿电压的归一化表达式,研究了终端带单一场环的P＋N结击穿电压特性,通过解峰值电场方程,给出了确定主结与单浮环最佳间距的简便方法,得到了在未穿通情况下,具有单场保护环平面终端端优化设计的理论公式。     

光接收机的宽带前置放大器

在光接收机中,人们通常把用作检测光缆传来的高频光信号的光检测器(由PIN管或者雪崩光电二极管组成)和前置放大器设计在一起。为了保证宽频带光信号的接收,就要求这种放大电路具有频带宽、线性好、增益高和信噪比亦高的特性。目前,性能最好的一种电路结构是:用雪崩光电二极管作光检测器,以砷化镓场效应管作前置放大器,并把电路设计为互阻抗放大器的形式。然而,雪崩光电二极管价格昂贵,场效应管,特别是低容值的砷化镓场效应管     

高压大功率碳化硅电力电子器件研制进展

 碳化硅电力电子器件已经成为国内外研究和产业化热点，在一些应用领域正在逐步取代硅基电力电子器件。概述了碳化硅材料和器件的特性，即具有高工作电压、高效率、高工作温度等优势。综述了国际上碳化硅电力电子器件技术的发展现状，其中中低压器件发展已逐渐成熟，高击穿电压器件研究成果展现出由碳化硅材料特性预测的性能优势。展示了宽禁带半导体电力电子器件国家重点实验室在该领域取得的最新技术进展，建立了600~3300 V碳化硅肖特基二极管和MOSFET产品技术，研制出国际先进水平的高压碳化硅MOS-FET和IGBT。     

宽禁带SiC肖特基势垒二极管的研制

采用微电子平面工艺 ,高真空电子束蒸发金属Ni作肖特基接触 ,多层金属Ni、Ti、Ag合金作欧姆接触 ,SiO2 绝缘环隔离减小高压电场集边效应等技术 ,制作出Ni/4H SiC肖特基势垒二极管 (SBD) .该器件在室温下反向击穿电压大于 450V ,对应漏电流为 6× 1 0 -6 A .并对实验结果进行分析模拟 ,理想因子为 1 .73 ,肖特基势垒高度为 1 .2 5V ,实验表明 ,该器件具有较好的正向整流特性和较小的反向漏电流 .     

降场层对SOI LDMOS击穿特性的影响

借助二维器件仿真软件MEDICI对double RESURF（双重降低表面电场）SOI LDMOS进行了深入研究,分析了降场层的浓度、长度、深度等参数的变化对器件击穿特性的影响.结果表明,无论是降场层浓度、长度还是深度,都存在优值,通过优化这些参数,击穿电压由单RESURF结构的222 V提高到double RESURF结构的236 V,而相应的漂移区浓度由6×1015 cm-3提高到9×1015 cm-3,减小了器件导通电阻.降场层的存在缓解了器件耐压与导通电阻的矛盾关系.     

雪崩光电二极管反向偏压电路设计及仿真

为解决雪崩光电二极管正常工作时需要的直流反向偏压问题,提出了利用电感式升压电路的设计方法.该方法利用开关管、单电感、电容、电阻对5V直流电进行升压,结合555芯片组成的压控振荡器产生频率信号,控制开关管的导通与关断,并利用反馈电路控制压控振荡器的频率,同时采用Multisim9进行仿真.仿真结果表明,当输入电压为5V时,输出电压为160.096 V且保持稳定不变,解决了雪崩光电二极管在正常工作时需要在阴极加上很高直流反向偏压的问题.     

平面型电力电子器件阻断能力的优化设计

利用场限环终端结构及P^ I(N^-)N^ 体耐压结构分析了平面型电力电子器件的阻断能力，提出了一种优化设计阻断能力的新方法，通过将器件作成体击穿器件，使其终端击穿电压与体内击穿电压之间达成匹配，从而可提高器件阻断能力的稳定性和可靠性，并降低器件的通态损耗及成本。最后通过制作具有PIN耐压结构的GTR和引用国外有关文献验证了该方法的正确性。该方法可直接推广到整流器，晶闸管，GTR，IGBT，IEGT和MCT等多种平面型电力电子器件设计中。     

雪崩光电二极管反向偏压电路设计及仿真

为解决雪崩光电二极管正常工作时需要的直流反向偏压问题, 提出了利用电感式升压电路的设计方法。该方法利用开关管、 单电感、 电容、 电阻对5 V直流电进行升压, 结合555芯片组成的压控振荡器产生频率信号, 控制开关管的导通与关断, 并利用反馈电路控制压控振荡器的频率, 同时采用Multisim9进行仿真。仿真结果表明, 当输入电压为5V时, 输出电压为160.096 V且保持稳定不变, 解决了雪崩光电二极管在正常工作时需要在阴极加上很高直流反向偏压的问题。     

SOI RESURF器件高压互连线效应的二维解析模型

高压互连线效应是影响集成功率器件性能的重要因素之一.首先提出一个高压互连线效应对SOI横向高压器件的漂移区电势和电场分布影响的二维解析模型,进而得到漂移区在不完全耗尽和完全耗尽情况下的器件击穿电压解析表达式,而后利用所建立的模型,研究器件结构参数对击穿特性的影响规律,定量揭示在高压互连线作用下器件击穿多生在阳极PN结的物理本质,指出通过优化场氧厚度可以弱化高压互连线对器件击穿的负面影响,并给出用于指导设计的理论公式.模型的正确性通过半导体二维器件仿真软件MEDICI进行了验证.     

离子注入减小条形射线探测器表面漏电的研究

选择高阻N型〈10 0〉单晶硅材料 ,X射线探测器为PIN管结构 .为了减少器件表面缺陷对暗电流的影响 ,在器件P区的两侧使用离子注入形成浅层低浓度N区 ,以减小器件的暗电流 .通过对比实验发现 ,当N区的注量增大时 ,在相同反向偏压条件下 ,器件的暗电流密度随之减小 ,同时击穿电压也相应减小 .为了减小器件的工作电压并进一步减小工作时的暗电流密度 ,还将器件的背面进行厚度减薄、抛光和AuSb/Au合金形成欧姆接触 .对减薄后的器件进行I V特性测量 ,由于工作电压大幅降低 ,器件正常工作时的暗电流密度大幅度减小 .同时在实验中发现温度对暗电流的影响非常大 ,将器件温度降低到 - 15℃时 ,暗电流密度可降低到 1nA·mm- 2 以下 .     

槽栅槽源SOI LDMOS器件结构设计与仿真

为了提高SOI(silicon on insulator)器件的击穿电压,同时降低器件的比导通电阻,提出一种槽栅槽源SOI LDMOS(lateral double-diffused metal oxide semiconductor)器件新结构.该结构采用了槽栅和槽源,在漂移区形成了纵向导电沟道和电子积累层,使器件保持了较短的电流传导路径,同时扩展了电流在纵向的传导面积,显著降低了器件的比导通电阻.槽栅调制了漂移区电场,同时,纵向栅氧层承担了部分漏极电压,使器件击穿电压得到提高.借助2维数值仿真软件MEDICI详细分析了器件的击穿特性和导通电阻特性.仿真结果表明:在保证最高优值的条件下,该结构的击穿电压和比导通电阻与传统SOI LDMOS相比,分别提高和降低了8%和45%.