槽栅槽源SOI LDMOS器件结构设计与仿真

为了提高SOI(silicon on insulator)器件的击穿电压,同时降低器件的比导通电阻,提出一种槽栅槽源SOI LDMOS(lateral double-diffused metal oxide semiconductor)器件新结构.该结构采用了槽栅和槽源,在漂移区形成了纵向导电沟道和电子积累层,使器件保持了较短的电流传导路径,同时扩展了电流在纵向的传导面积,显著降低了器件的比导通电阻.槽栅调制了漂移区电场,同时,纵向栅氧层承担了部分漏极电压,使器件击穿电压得到提高.借助2维数值仿真软件MEDICI详细分析了器件的击穿特性和导通电阻特性.仿真结果表明:在保证最高优值的条件下,该结构的击穿电压和比导通电阻与传统SOI LDMOS相比,分别提高和降低了8%和45%.     

带有p型岛的超低导通电阻绝缘体上硅器件新结构

为了减小绝缘体上硅(SOI)器件的比导通电阻,提高器件的击穿电压,提出一种带有p型岛的SOI器件新结构.该结构的特征如下:首先,漂移区周围采用U型栅结构,在开启状态下,U型栅侧壁形成高密度电子积累层,提供了一个从源极到漏极低电阻电流路径,实现了超低比导通电阻;其次,在漂移区引入的氧化槽折叠了漂移区长度,大大提高了击穿电压;最后,在氧化槽中引入一个p型岛,该高掺杂p型岛使漂移区电场得到重新分配,提高了击穿电压,且p型岛的加入增大了漂移区浓度,使器件比导通电阻进一步降低.结果表明:在最高优值条件下,器件尺寸相同时,相比传统SOI结构,新结构的击穿电压提高了140%,比导通电阻降低了51.9%.     

双导层结构横向功率器件的导通电阻模型及应用研究

横向高压器件是智能功率集成电路的核心器件,而漂移区结构参数是影响器件导通和击穿性能的重要因素。为此,提出了LDMOS三种经典结构的导通电阻模型并研究了漂移区结构参数对导通电阻的影响,它们分别是:Single RESURF,Double RESURF,Dual conduction layer结构。然后借助这些模型研究了漂移区掺杂浓度、漂移区长度、漂移区厚度对器件导通电阻的影响。利用MATLAB计算相同器件参数下模型的解析结果。对比模型的解析结果和仿真结果,发现解析结果和仿真结果基本一致,证明了解析模型的正确性。     

一种新型低阻SOIP—LDMOS研究

提出了一种新型SOIP—LDMOS器件，其大部分漂移区不覆盖场氧，从而避免了因生长场氧的高温过程而引起的硼杂质分凝效应，并在制备场氧、栅氧之后进行漂移区表面注入，由于注入后没有长时间的高温过程，进一步提高了漂移区表面的掺杂浓度。模拟结果表明新型P—LDMOS性能得到明显改善，与传统P—LDMOS相比开态导通电阻降低了24．7％，击穿电压提高了17．3％，饱和电流提高了26．7％。     

降场层对SOI LDMOS击穿特性的影响

借助二维器件仿真软件MEDICI对double RESURF（双重降低表面电场）SOI LDMOS进行了深入研究,分析了降场层的浓度、长度、深度等参数的变化对器件击穿特性的影响.结果表明,无论是降场层浓度、长度还是深度,都存在优值,通过优化这些参数,击穿电压由单RESURF结构的222 V提高到double RESURF结构的236 V,而相应的漂移区浓度由6×1015 cm-3提高到9×1015 cm-3,减小了器件导通电阻.降场层的存在缓解了器件耐压与导通电阻的矛盾关系.     

pLEDMOS导通电阻及阈值电压的热载流子退化

研究了不同漂移区长度及不同栅场极板长度的厚栅氧化层pLEDMOS器件由热载流子效应导致的导通电阻及阈值电压的退化现象及机理.实验结果表明,增加漂移区长度能改善器件的导通电阻的退化,但加速了阈值电压的退化;增加栅场极板长度可以同时改善导通电阻和阈值电压的退化.借助TCAD仿真软件,模拟分析了不同漂移区长度及不同栅场极板长...     

功率超结器件的理论与优化

本文基于从表面场到体内场优化的思想,综述了超结器件的基本理论与两类解析优化法.超结与一般功率MOS结构的本质区别是:前者为N/P型周期排列的结型耐压层,后者为单一导电型的阻型耐压层.超结在耐压层引入等量异型电荷,满足电荷平衡,产生二维场,使高场从表面转向体内,实现场分布优化.文中给出了电荷场与电势场的概念,分析了非全耗尽与全耗尽耐压模式,介绍了瞬态工作机理和安全工作区,讨论了横向超结的等效衬底模型和理想衬底条件,最后提出一种基于最低比导通电阻R_(on,min)的优化法,寻求给定耐压V_B下的R_(on,min).超结器件在相同耐压下显著降低其比导通电阻,R_(on)-V_B关系从VB的2.5次方变为1.32次方,甚至是1.03次方,使之成为"功率MOS器件发展的里程碑".     

p型突出屏蔽区4H-SiC UMOSFET结构仿真研究

研究了一种新型4H-Si C U型槽栅金属氧化物半导体场效应晶体管(UMOSFETs)结构.该结构中的p-body区下方有一p型突出屏蔽区.在关态下,该p型突出屏蔽区能够有效的保护栅氧化层,降低栅氧电场,提高击穿电压.在开态下,该p型屏蔽区并没有对器件的电流产生阻碍作用,并没有带来JFET电阻效应,能够有效的降低器件导通电阻.此外,该结构表面还集成了poly Si/Si C异质结二极管,降低了器件的反向恢复电荷,从而改善器件的反向恢复特性.仿真结果显示,与p+-Si C屏蔽区UMOSFET结构比较,该新结构的特征导通电阻降低了53. 8%,反向恢复电荷减小了57. 1%.     

考虑场板边缘效应的SOI-pLDMOS表面电场模型及器件优化设计

针对带有栅极场板的绝缘体上硅p型横向双扩散场效应晶体管(SOI-p LDMOS),提出了一种新型表面电场解析模型.相比于传统模型,该模型充分考虑了场板边缘效应对电场分布的影响,验证结果显示新模型能更好地符合Medici数值仿真结果.此外,基于所建立的器件表面电场模型,研究了栅极场板长度(包括多晶硅场板和金属场板)及漂移区掺杂浓度对器件表面电场分布和击穿特性的影响,进而对SOI-p LDMOS进行了优化设计.流片测试表明,所建立的新型表面电场解析模型能够很好地指导器件参数设计,实现了器件耐压和导通电阻的最佳折中.     

650V高压型超结结构MOSFET器件设计与性能研究

功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)作为绝缘栅控制的开关型器件,因其功率大,驱动简单,应用越来越广泛。采用深槽刻蚀填充技术设计的650 V高压型超结结构MOSFET器件,主要应用于汽车充电桩等电源管理,力求在保持参数不变的前提下,优化导通电阻。通过工艺仿真技术测试功率MOSFET器件的性能,研究了槽偏移距离以及掺杂浓度对导通电阻和击穿电压的关系。结果表明,槽偏移会导致超结部分的电荷不平衡,槽偏移不论正负,只要是在同一水平位置,那么两者的总电荷数就是不同的。在柱宽不变的情况下,随着浓度的增加,其击穿电压和导通电阻都缓慢下降,并且导通电阻随着掺杂浓度的提高而降低。本研究对半导体领域器件设计优化和提升具有一定的参考意义。     

SOI双槽隔离结构的耐压特性

理论推导了绝缘体上硅(SOI)双槽隔离结构的耐压模型.该模型表明,在SOI双槽隔离结构中,因隔离氧化层压降的不均衡,高压侧隔离氧化层提前发生介质击穿,从而导致SOI双槽隔离结构的临界击穿电压小于理论值.增大沟槽纵横比和减小槽间距可以减弱隔离氧化层上压降的不均衡性,提高SOI双槽隔离结构的临界击穿电压.Sentaurus器件仿真软件的模拟结果和华润上华半导体有限公司0.5μm 200 V SOI工艺平台下的流片测试结果均证明,减小槽间距和增大沟槽纵横比是提高双槽隔离结构临界击穿电压的有效方法,同时也证明了该耐压模型的正确性.     

基于衬底偏压电场调制的高压器件新结构及耐压模型

提出一种基于衬底偏压电场调制的薄层硅基LDMOS高压器件新结构,称为SB LDMOS.通过在高阻P型衬底背面注入N~+薄层,衬底反偏电压的电场调制作用重新分配体内电场,纵向漏端电压由源端和漏端下两个衬底PN结分担,器件的击穿特性显著改善.求解漂移区电势的二维Poisson方程,获得表面电场和击穿电压的解析式,研究器件结构参数对表面电场和击穿电压的影响.仿真结果表明,与埋层LDMOS相比,SB LDMOS击穿电压提高63%.     

110V体硅LDMOS器件研究

利用SILVACO TCAD工艺仿真和器件仿真软件研究了110V体硅LDMOS器件的几个重要参数对器件耐压特性的影响,研究结果表明,漂移区剂量存在一个最优值,过大将导致漂移区难以耗尽而使得沟道与漂移区边界发生击穿,而过小则导致漂移区迅速耗尽而在漏端表面发生击穿;衬底浓度低对提高开态击穿电压有一定效果,但低浓度衬底难以在CMOS工艺中使用;场氧与P阱和漂移区的PN结界面距离在零或者略大于零时器件耐压性有最优值;栅极板长度存在最优值,栅极板过长或过短都将使得器件的击穿电压有所降低。     

VDMOSFET终端场板的设计考虑

对最基本的场板结构,通过理论推导,深入讨论了场板下氧化层厚度与击穿电压、氧化层玷污所带正电荷电量之间的关系;又给出了场板长度值与击穿电压和P*区结深之间的关系,为VDMOSFET的结构设计和工艺实施提供了理论的依据。     

SOI RESURF器件高压互连线效应的二维解析模型

高压互连线效应是影响集成功率器件性能的重要因素之一.首先提出一个高压互连线效应对SOI横向高压器件的漂移区电势和电场分布影响的二维解析模型,进而得到漂移区在不完全耗尽和完全耗尽情况下的器件击穿电压解析表达式,而后利用所建立的模型,研究器件结构参数对击穿特性的影响规律,定量揭示在高压互连线作用下器件击穿多生在阳极PN结的物理本质,指出通过优化场氧厚度可以弱化高压互连线对器件击穿的负面影响,并给出用于指导设计的理论公式.模型的正确性通过半导体二维器件仿真软件MEDICI进行了验证.     

槽栅结构SiC材料IGBT的仿真及优化分析

运用半导体物理理论和功率器件模拟软件（SILVACO-TCAD）,研究了新型宽禁带材料SiC槽栅结构IGBT功率半导体器件的电学特性,模拟了不同厚度和掺杂浓度漂移层和缓冲层的IGBT器件的阈值电压、开关特性和导通特性曲线,并分析了漂移层和缓冲层厚度及掺杂浓度对电学特性的影响。结果表明,当SiC-IGBT功率器件漂移层和缓冲层厚度分别为65 μm和2.5 μm,掺杂浓度分别为1×10¹⁵和5×10¹⁵cm^-3时,得到击穿电压为3400 V,阈值电压为8 V。     

不同叶尖间隙处理对轴流压气机性能的影响

采用数值模拟方法,对一台典型轴流压气机级进行提升压气机效率和喘振裕度的叶尖间隙处理研究,除了采用斜沟槽和梯状间隙处理外,还设计了一种新颖的斜坡槽结构。研究表明:斜沟槽和梯状间隙在叶尖前端凸台附近和叶尖中部均分别存在一个回流区,其中梯状间隙对应的后台阶上游出现额外的高熵增区域;斜坡槽可以消除叶尖前端凸台处的回流区,对斜坡槽最高点轴向位置优化后可以减小叶尖中部回流区,进一步降低损失。当斜坡槽前端径向高度为0.2 mm,叶尖前缘与斜坡槽起点高度齐平,斜坡最高点后移至叶尖前缘下游6%叶尖轴向弦长位置时,压气机设计点效率较光壁原型上升了0.12%,喘振裕度提高了8.3%。