高速数字PCB板的信号完整性仿真与验证

高密度PCB(printed circuit board)设计中,高速时钟信号的信号完整性设计面临越来越大的挑战。针对该问题,文章研究了传输线的特性阻抗及其对信号传输延时的影响,利用Cadence的信号完整性分析软件Allegro PCB SI,对一款基于ARM的嵌入式运动控制平台的时钟信号存在的信号完整性(signal integrity,SI)问题进行了再现仿真,重点分析了信号反射与串扰现象及其产生原因,提出了减小时钟信号串扰和反射的措施;结合阻抗匹配原则,以嵌入式运动控制平台的SDRAM和USB时钟信号为例,利用Allegro PCB SI对并行端接、串行端接、改变线间距等方法进行了试验,试验结果表明,端接匹配的方法能有效地减小时钟信号的反射和串扰现象。     

一种用于高速差分线的宽带共模噪声滤波器

提出了一种用于高速差分线的新型宽带共模噪声滤波器,通过在差分信号线的参考地平面上刻蚀共面波导形式的1/4波长谐振器进行实现.建立了该结构的等效电路模型,分析结果与全波电磁仿真以及实验测量结果一致.结果表明,滤波器在3.96~8.26GHz频率范围内实现了20dB的共模噪声抑制,同时保证良好的差分信号传输特性.与已有设计相比,在尺寸、成本和性能上具有综合优势.     

差分对非对称性对信号完整性及噪声的影响

采用时域有限差分方法及各项异性介质完全匹配层为吸收边界条件,以正弦信号为激励源,研究差分对接收端在理想端接及仅匹配端接差分信号两种条件下,激励信号相位、幅度及差分对的非对称性对接收端信号完整性、对相邻微带耦合噪声的影响。研究结果表明:激励信号及差分对均对称时,相邻微带线的近端耦合噪声幅值远小于远端耦合噪声;负载端理想端接可减小信号源相位、差分对结构的非对称性对信号完整性的影响及激励信号相位不对称对远端噪声的影响,但接收端理想端接并不能有效减小激励信号幅值的非对称性对信号完整性的影响及激励信号幅值、差分对结构的非对称性对远端噪声的影响;差分对非对称性对近端噪声的影响大于激励信号非对称性对其产生的影响。     

数字电路设计中的信号完整性分析

文章介绍了数字电路设计中的信号完整性问题,探讨了振铃、边沿畸变、反射、地弹、串扰和抖动等各种信号完整性问题的成因和抑制措施。针对常见的反射和串扰给出了较为详细的分析,并提出具体的抑制措施。反射可以通过适当的端接措施来减小甚至消除,而串扰可以通过减小平行走线长度、增加线间距及调整介质厚度等措施来抑制。     

高速ECL数字电路中的端接技术

高速数字电路中，各级电路在端接很容易出现信号完整性问题．串行端接是一种在源端进行阻抗匹配的端接技术，使得接收器可以收到完整的信号电压．戴维南并行端接可以有效地抑制过冲和欠冲，使得信号的摆幅缩小，增强了系统的噪声容限．采用上述的端接技术可在高速数字电路中实现信号的完整性传输。     

高速互连设计中串扰噪声的抑制策略研究

在高速互连设计中,信号完整性问题越来越突出,愈来愈严重的信号噪声已经成为不可避免的问题。分析了串扰仿真模型的优化方法,重点研究了耦合长度与饱和长度比例对近端串扰的影响、开关信号上升时间对远端串扰的影响和紧耦合微带线串扰模型的端接控制。运用信号完整性分析软件Hyperlynx建立仿真模型,对影响串扰的各种因素进行仿真分析,并总结其抑制和改善的方法,最后提出高速互连设计中减小串扰噪声的策略。     

防护线端接方式对抑制串扰性能的研究

高速电路设计中通常采用保护线来减小平行微带线间的噪声干扰,不恰当的防护线端接方式使其变成新的噪声源会增加微带线间的串扰。本文从带防护线的微带线的等效模型出发,研究了防护线不同端接方式对串扰抑制性能的影响,利用ADS软件在开路、短路、匹配和接地四种端接方式下防护线对干扰的抑制效果。结果表明：采用终端短路的防护布线可以在频段800MHz以下有较好的抗串扰性能;在1GHz以上频段可以采用接地孔连接到地的防护线,孔间距要满足临界条件     

DM642高速图像采集系统的电磁干扰设计

针对高速数据采集电路中的电磁干扰问题,提出一种有效的抗干扰设计方案.利用信号传输线理论,对高速图像采集系统中影响信号完整性的反射、串扰和地弹等问题进行了理论分析,对系统电源、地、时钟、高速信号线等重点网络的电磁干扰设计进行理论指导和设计,并且对DM642与SDRAM间的高速信号线进行PCB(print circuit board)的反射、电磁干扰等仿真分析.设计中电源和地独立分层布线,尽量减少时钟线过孔,信号布线尽量等长.结果显示系统信号传输的过冲幅度小于0.7 V,电磁干扰强度在FCC标准控制范围之内.     

手持式红外热像仪系统中视频信号传输反射问题的研究

随着数字电路信号速度的提高,信号完整性,尤其是信号反射的影响也愈加突出.为解决手持式红外热像仪系统中视频信号传输反射的问题,对信号完整性理论进行了研究,并提出了采用端接匹配电阻来减少信号反射的方法.利用EDA工具的信号完整性仿真功能,对该系统进行理论分析和软件仿真.仿真结果表明,端接电阻的设计方案能有效减少信号反射带来的影响.EDA软件仿真能提前发现系统设计中的缺陷,不仅有效地缩短了硬件的开发周期,还大大降低了研发费用.     

基于AD9517-1的高速时钟系统稳定性设计与信号完整性分析

本文以一个14位,转换速率250 MSPS的模数转换器(ADC)为信号终端,提出了一种提高高速ADC时钟电路稳定性的解决方案.方案使用AD9517-1作为时钟分配芯片,为芯片设计了一款中心频率250 MHz,相位噪声-98.7d Bc/Hz的三阶环路滤波器.信号输出性噪比(SNR)70.12 d B,时钟抖动282 fs rms,带宽496 fs rms.通过分析时钟信号的过冲和反射现象,对输出信号进行了基于低温共烧陶瓷工艺(LTCC)的微带线复数阻抗匹配和仿真.     

用Matlab分析高速数据传输中的时钟抖动

提出了一种分析高速数据传输中时钟抖动的解决方案——Matlab方法．分析了高速数据通讯中时钟抖动产生的原因及对通信系统的影响，介绍了用TDS7000系列数字荧光示波器和Matlab捕获信号数据并随后对不归零制(NRZ)时钟信号进行简单抖动分析的方法，完成了高速数据通信中的时钟信号的采集以及时钟抖动的鉴定和分析．试验验证，本方法大大提高了抖动鉴定工作的精度和效率．     

基于高速PCB的信号完整性理论分析

介绍了高速PCB设计中的信号完整性概念以及影响信号完整性的因素和不完整性形成原因;从传输线理论的层面上重点分析了高速电路设计中反射和串扰的形成机制并提出了解决办法;基于IBIS模型实现了对ARM9 S3C2410X01芯片的时钟输出引脚的仿真,给出了IBIS模型仿真步骤.     

传输线中高速信号反射建模分析与优化

单向点对点传输线是目前应用最广泛也是最基本的传输线类型. 传统单一建模分析方法已不能完全满足对高速信号的分析. 对传输线中高速信号反射现象结合集总模型与分布式模型进行建模, 分析了线长、过孔对信号反射的影响; 对解决信号反射的阻抗匹配方案进行建模仿真, 分析匹配电阻、分支线长、过孔以及端接电压对信号反射的影响, 通过理论分析与仿真验证证明设计方案的可行性与实用性. 所提出的分析设计方案已应用到多个产品的设计中.     

基于最优小波包基改善高速长输信号的完整性

为了解决理想无损传输线理论在分析高速信号长距离输送时的不适用性的问题,将信号衰减因子引入高速长输信号的反射和串扰分析。围绕由不确定环境骚扰、反射和串扰噪声所引出的高频数字信号的完整性问题,通过对将自底向顶和深度优先相结合的最优小波包基搜索策略的探讨,采用数字仿真与实验数据相结合的方法,提出基于最优小波包基改善高速长输信号完整性的方法。数字仿真结果表明：最优小波包基方法消噪效果优于小波方法或普通小波包方法,可提高高频数字信号的边沿质量,有利于高速长输信号完整性的改善。     

反射端接的HyperLynx实现研究

研究了电路中信号反射形成原理,推导了反射的计算公式.根据反射的本质提出了减少反射的新措施.用HyperLynx软件对提出的端接措施进行了仿真验证.仿真结果表明:不同的端接技术在其适用的情况下能有效地改善甚至消除传输线中信号的反射.     

高速互连信号串扰的分析及优化

高速数字设计领域里，信号完整性已经成了一个关键的问题，给设计工程师带来越来越严峻的考验。信号完整性问题主要为反射、串扰、延迟、振铃和同步开关噪声等。本文基于高速电路设计的信号完整性基本理论，通过近端和远端串扰这种方法来研究多线间串扰问题。利用Hyperlyynx，主要分析串扰对高速信号传输模型的侵害作用并根据仿真结果，获得了最佳的解决办法，优化设计目标。     

基于流水线技术的高速天文图像分割实现

在高速天文图像数据的并行处理时,传统的图像分割方法往往不能满足实时、多通道、同步分割的要求.提出一种基于流水线技术的动态数据流图像分割的方法,利用FPGA构建得一个片上系统进行了实现.通过设计与验证,表明该方法可以完成10路同步分割高速天文图像(600 MB/s)的预定目标,满足后续DSP阵列并行处理的要求.     

工业局域网互联电缆的阻抗匹配技术研究

目的为了抑制工业局域网中互联电缆的信号反射,解决输入输出电路间信号畸变问题。方法论述信号反射产生机理,讨论解决反射问题常用的若干终端阻抗匹配方法,对其各自优缺点及适用场合进行分析。结果结合同轴电缆的传输特性给出不同端接情况下具体仿真实例。结论在终端阻抗与电缆特性阻抗相匹配的条件下,能显著减少或抑制信号反射,对于源端串联端接电阻后电压出现的台阶架形状问题,应避免在源端连接任何接收器件。